[发明专利]半导体结构及其制作方法

说明书

本发明公开一种半导体结构及其制作方法，该半导体结构包含一半导体基底；一第一层间介电层，设于该半导体基底上；一金属垫，设于该第一层间介电层中；一接触自对准结构，设于该第一层间介电层上，该接触自对准结构包含一开口，位于该金属垫正上方；一第二层间介电层，设于该第一层间介电层上；及一接触插塞，贯穿该第二层间介电层，并经由该接触自对准结构的该开口，电连接至该金属垫。

技术领域

本发明涉及半导体制作工艺技术领域，特别是涉及一种半导体结构及其制作方法。

背景技术

在DRAM半导体元件中，通常包括存储单元区域、周边电路区域及核心区域。存储单元区域用于存储数据。周边电路区域可用于将外部电压信号转换为内部电压信号或用于半导体芯片内、外部的信号传输。当要将数据写入存储单元或要读取存储在存储单元中的数据时，则需利用核心电路区域选择性地控制连接到相应存储单元的字符线及位线。

通常，在DRAM的存储单元区域中形成有最小宽度的图案，并且周边电路区域设置有比存储单元区域宽的宽度的图案及较大的空出区域。核心电路区域设置有称为读出放大器的信号放大装置，其包括非常精细且复杂的电路。也就是说，核心电路区域需要与存储单元区域相当的细线路设计规则。

现有技术的缺点在于，核心电路区域内的接触插塞是在存储单元区域的电容结构完成后才开始制作，因此接触洞的制作必须以干蚀刻制作工艺蚀穿较厚的介电层(厚度通常超过电容的高度)，而核心电路区域的接触垫区域的宽度受限于前述细线路设计规则，因此线宽非常的小，不易对准，加上蚀刻开孔时不容易判定蚀刻终点，导致接触洞蚀刻时易发生良率问题。

发明内容

本发明的主要目的在于提供一种改良的半导体元件及其制作方法，可以解决现有技术的不足。

根据本发明一实施例，提供一种半导体结构，包含一半导体基底；一第一层间介电层，设于该半导体基底上；一金属垫，设于该第一层间介电层中；一接触自对准结构，设于该第一层间介电层上，该接触自对准结构包含一开口，位于该金属垫正上方；一第二层间介电层，设于该第一层间介电层上；及一接触插塞，贯穿该第二层间介电层，并通过该接触自对准结构的该开口，电连接至该金属垫。

根据本发明另一实施例，提供一种制作半导体结构的方法。首先提供一半导体基底。在该半导体基底上形成一第一层间介电层。再于该第一层间介电层中形成一金属垫。再于该第一层间介电层上形成一接触自对准结构，其中该接触自对准结构包含一开口，为于该金属垫正上方。再于该第一层间介电层上形成一第二层间介电层。再形成一接触插塞，贯穿该第二层间介电层，并通过该接触自对准结构的该开口，电连接至该金属垫。

为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附的附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本发明加以限制者。

附图说明

图1至图5为本发明一实施例所绘示的一种制作半导体结构的方法的剖面示意图；

图6为本发明一实施例所绘示的接触自对准结构的上视示意图；

图7为本发明另一实施例所绘示的接触自对准结构的上视示意图。

主要元件符号说明

10 半导体基底

101 存储器阵列区域

111 存储胞

121 下电极结构结构

131 高介电常数层

140 电容上电极层

141 氮化钛层

142 多晶硅层

143 钨金属层