[发明专利]半导体结构及其形成方法

说明书

本发明提供一种半导体结构及其形成方法，其中，形成方法包括：分别在第一伪栅结构和第一侧墙两侧的第一鳍部内形成第一源漏凹槽；在所述第一源漏凹槽的侧壁和底部形成第一半导体层；在所述第一半导体层上形成填充所述第一源漏凹槽的第一源漏掺杂层。所述形成方法在第一源漏掺杂层与第一鳍部之间形成第一半导体层，降低第一源漏掺杂层与第一鳍部之间产生结面漏电流的风险，由此提高了半导体结构的电学稳定性和可靠性。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件，目前正被广泛应用，传统的平面晶体管对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。

为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和介质层，所述介质层覆盖部分所述鳍部的侧壁，且介质层表面低于鳍部顶部；位于介质层表面，以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源漏掺杂区。

然而，随着半导体器件的密度提高，尺寸缩小，鳍式场效应晶体管的制造工艺难度提高，而所形成的鳍式场效应晶体管的性能变差，可靠性下降。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，通过在第一源漏掺杂层与第一鳍部之间形成第一半导体层，由此提高了半导体结构的整体性能，利于提高器件集成度。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区、所述衬底的第一区上具有第一鳍部，位于所述衬底上的隔离结构，所述隔离结构覆盖所述第一鳍部的部分侧壁；形成横跨所述第一鳍部的第一伪栅结构，所述第一伪栅结构位于部分隔离结构上，且覆盖所述第一鳍部的部分侧壁和顶部表面；在所述第一伪栅结构的侧壁形成第一侧墙；在所述第一伪栅结构和第一侧墙两侧的第一鳍部内分别形成第一源漏凹槽；在所述第一源漏凹槽的侧壁和底部形成第一半导体层；在所述第一半导体层上形成填充所述第一源漏凹槽的第一源漏掺杂层。

可选的，所述第一半导体层的厚度为30埃～200埃。

可选的，所述第一半导体层的材料包括硅、锗、碳化硅或硅锗。

可选的，所述第一半导体层的形成工艺包括外延生长工艺。

可选的，所述第一源漏掺杂层具有掺杂离子，且所述掺杂离子浓度为8.0E20atom/cm³～1.8E21atom/cm³。

可选的，所述第一源漏掺杂层的形成工艺包括外延生长工艺。

可选的，在形成所述第一伪栅结构之前，还包括：在所述隔离结构上形成覆盖所述第一鳍部部分侧壁和顶部表面的伪栅氧化层。

可选的，所述衬底还包括第二区，所述衬底的第二区上具有第二鳍部；所述隔离结构还覆盖所述第二鳍部的部分侧壁；所述伪栅氧化层还覆盖所述第二鳍部的侧壁和顶部表面；形成横跨所述第二鳍部的第二伪栅结构，所述第二伪栅结构位于部分隔离结构上，且覆盖所述第二鳍部的部分侧壁和顶部表面；在所述第二伪栅结构的侧壁形成第二侧墙；在所述第二伪栅结构和第二侧墙两侧的第二鳍部内分别形成第二源漏凹槽；在所述第二源漏凹槽内填充第二源漏掺杂层。

可选的，在所述第一源漏凹槽的侧壁和底部形成第一半导体层之前，还包括：在所述第二源漏凹槽的侧壁和底部形成掩膜层。

可选的，所述掩膜层的厚度为10埃～40埃。

可选的，所述掩膜层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。