[发明专利]一种半导体器件及其制作方法

权利要求书

1.一种半导体器件的制作方法，其特征在于，所述方法至少包括：

提供半导体结构，在所述半导体结构表面形成层间介质叠层，所述层间介质叠层包括若干堆叠的层间介质层；

在所述层间介质叠层中形成多层金属层和多层插塞层，相邻两层金属层之间通过所述插塞层连接；

至少在其中的一层所述层间介质层中制作伪插塞层，且所述伪插塞层位于相邻两层所述金属层之间，通过所述伪插塞层分散来自于封装芯片时的键合力，防止芯片损伤，其中，所述伪插塞的制备包括在层间介质层中形成伪通孔，然后在伪通孔中形成伪插塞，所述伪插塞层中的伪插塞最多与上下相邻金属层中的一层接触，所述伪插塞层和同层的插塞层在同一步骤中形成；

在制作有所述伪插塞层的层间介质层之上的金属层中至少有一层金属层制作为分段金属结构，所述伪插塞层中的伪插塞在垂直方向上对准所述分段金属结构之间的间隔，所述分段金属结构下方的两层金属层为连续条块状结构，所述分段金属结构下方两层层间介质层中均设置有伪插塞，这两层层间介质层中的下层层间介质层为易断裂层间介质层，所述易断裂层间介质层的仅上层金属层为易损伤金属层。

2.根据权利要求1所述的半导体器件的制作方法，其特征在于：所述伪插塞层中的伪插塞与同层插塞层中的插塞呈间隔交错排列。

3.根据权利要求1所述的半导体器件的制作方法，其特征在于：相邻两层所述伪插塞层中，一层所述伪插塞层中的伪插塞与另一层所述伪插塞层中的伪插塞在垂直方向上错开排列。

4.根据权利要求1所述的半导体器件的制作方法，其特征在于：所述伪插塞层中的伪插塞和所述插塞层中的插塞的尺寸和材质相同。

5.根据权利要求1所述的半导体器件的制作方法，其特征在于：在所述多层金属层中的顶层金属层表面形成焊盘，并在所述芯片表面形成覆盖所述焊盘的钝化层，然后刻蚀所述钝化层暴露出所述焊盘。

6.一种半导体器件，其特征在于，所述半导体器件至少包括：

半导体结构；

层间介质叠层，形成于所述半导体结构表面，所述层间介质叠层包括若干堆叠的层间介质层；

多层金属层和多层插塞层，形成于所述层间介质叠层中，相邻两层金属层之间通过所述插塞层连接；

伪插塞层，至少制作于其中的一层所述层间介质层中且所述伪插塞层位于相邻两层所述金属层之间，通过所述伪插塞层分散来自于封装芯片时的键合力，防止芯片损伤，所述伪插塞层中的伪插塞最多与上下相邻金属层中的一层接触；

所述伪插塞层和同层的插塞层在同一步骤中形成；在制作有所述伪插塞层的层间介质层之上的金属层中至少有一层金属层制作为分段金属结构，所述伪插塞层中的伪插塞在垂直方向上对准所述分段金属结构之间的间隔，所述分段金属结构下方的两层金属层为连续条块状结构，所述分段金属结构下方两层层间介质层中均设置有伪插塞，这两层层间介质层中的下层层间介质层为易断裂层间介质层，所述易断裂层间介质层的仅上层金属层为易损伤金属层。

7.根据权利要求6所述的半导体器件，其特征在于：所述伪插塞层中的伪插塞与同层插塞层中的插塞呈间隔交错排列。

8.根据权利要求6所述的半导体器件，其特征在于：相邻两层所述伪插塞层中，一层所述伪插塞层中的伪插塞与另一层所述伪插塞层中的伪插塞在垂直方向上错开排列。

9.根据权利要求6所述的半导体器件，其特征在于：所述伪插塞层中的伪插塞和所述插塞层中的插塞的尺寸相同。

10.根据权利要求6所述的半导体器件，其特征在于：所述结构还包括：形成于所述多层金属层中的顶层金属层表面的焊盘和形成于所述芯片表面并暴露所述焊盘的钝化层。