[发明专利]设备连接检测

说明书

本公开涉及设备连接检测。一种通用串行总线（USB）设备，具有下游端口，USB设备包括：物理层电路，其耦合到第一信号线和第二信号线；用于通过检测第一信号线或第二信号线是否由上游端口驱动来检测与上游端口的连接的电路；用于基于检测到与上游端口的连接向上游端口提供确认信号的电路，其中用于提供确认信号的电路用于响应于检测到第一信号线已经被驱动而驱动第二信号线，并且响应于检测到第二信号线已经被驱动而驱动第一信号线；以及用于声明上游端口的设备连接的电路；其中用于声明上游端口的设备连接的电路用于响应于检测到第一信号线已经被驱动而声明全速/高速设备连接，并且响应于检测到第二信号线已经被驱动而声明低速设备连接。

本申请是申请号为201380027939.0、申请日为2013年6月27日的同名称发明的分案申请。

背景技术

本文所公开的方法和系统涉及输入/输出（I/O）信令协议。更具体而言，公开了用于通用串行总线2.0（USB2）的低压、低功率解决方案。

USB是被设计成对计算机设备之间的接口进行标准化以用于通信和供应电功率的行业协议。USB2协议已经享受在近乎每一个计算设备中的广泛采用，并且已经在具有完善的知识产权（IP）资产组合和标准化的软件基础结构的技术开发方面受到众多支持。

标准USB2规范使用3.3伏特模拟信令以用于两个USB2端口之间的通信。3.3伏特的信号强度趋于引入集成挑战，这是因为一些先进的半导体工艺正朝向非常低的几何结构发展，从而引起CMOS晶体管的栅氧化层不再能够忍受较高电压，诸如3.3伏特。此外，标准USB2规范导致在空闲和活动状态这二者处的相对高水平的功耗。因此，USB2可能不适于对I/O功耗施加严格规范的设备，诸如移动平台。

附图说明

图1是根据实施例的通用串行总线架构的框图；

图2是具有高速（HS）、低速（LS）和全速（FS）能力的通用串行总线物理层的框图；

图3是具有低速或全速能力的eUSB2物理层的框图；

图4是被用于低速或全速模式中的SYNC样式（pattern）的时序图；

图5是低速或全速模式中的包结束（EOP）样式的时序图；

图6A和6B是示出eUSB2信号时序的示例的时序图；

图7是低速维继信号的时序图；

图8是用于L0期间的全速或低速操作的设备断开检测技术的时序图；

图9是用于L0状态期间的高速模式的设备断开检测技术的时序图；

图10是示出设备连接检测技术的示例的时序图；以及

图11是示出其中设备声明高速能力的设备连接检测方案的示例的时序图。

具体实施方式

本文所描述的实施例涉及与标准USB2相比提供更低的信号电压和减少的功耗的改进的信令技术。改进的信令技术可以被用于新的USB协议中，其可以在本文中被称为嵌入式USB2（eUSB2）。本文所描述的信令技术可以被用来支持协议级别处的标准USB2操作。此外，与标准USB2物理层架构相比，本文所描述的信令技术可以使用简化的物理层架构。本文所公开的简化物理层架构可以支持低速（LS）操作、全速（FS）操作或者高速（HS）操作。在高速操作期间，与被用于标准USB2中的0.4伏特差分信令相对，使用低摆幅差分信令（例如0.2伏特差分信令）来操作链路。在低速或全速操作期间，简化PHY架构使得能够使用全数字通信方案。例如，简化PHY架构可以使用1伏特CMOS电路，这与被用于标准USB2中的3.3伏特CMOS信令相对。在全数字通信方案中，消除了通常被用于USB2中的模拟组件，诸如电流源和运算放大器。