[发明专利]封装结构及其制作方法

说明书

本发明揭示一种封装结构及其制作方法。该封装结构包括：一第一高分子材料层，具有一第一表面；一第二高分子材料层，具有一第二表面；一电路元件，具有一第三表面及一相对的第四表面，该第三表面设置于该第二高分子材料层上并具有一连接端；一第一高充填剂含量介电材料层；一第一导电线路；一第一导电通道，连接该第一导电线路与该连接端；一第二高充填剂含量介电材料层，包覆该第一导电线路，并覆盖该第一高充填剂含量介电材料层；以及一第二导电通道，形成于该第二高充填剂含量介电材料层内，用以连接该第一导电线路与一外部电路；其中，该第一表面的面积大于该第二表面的面积，且该第三表面的面积等于该第二表面的面积。

技术领域

本发明涉及一种封装结构以及其制作方法。

背景技术

新一代电子产品不仅追求轻薄短小的高密度，更有朝向高功率发展的趋势；因此，积体电路(Integrated Circuit，简称IC)技术及其后端的晶片封装技术也随之进展，以符合此新一代电子产品的效能规格。

发明内容

在目前“面板等级”或“晶圆等级”封装制程中，半导体晶粒是以一种可剥除胶暂时粘贴于面板或晶圆等级的承载板上，再进行封装胶体的铸模制程。由于铸模过程需要高压力，而上述可剥除胶与承载板之间的结合性不佳，此常导致半导体晶粒会有位置偏移的现象，也因此引起后续线路层或重布线层(ReDistribution Layer，简称RDL)制程的对位(alignment)不良而致合格率偏低。因此，有必要发展新的封装基板技术，以对治及改善上述的问题。

为解决上述技术问题，本发明一实施例提供一种封装结构，其包含：一第一高分子材料层，具有一第一表面；一第二高分子材料层，具有一第二表面，形成于该一第一高分子材料层上；一电路元件，具有一第三表面及一相对该第三表面的第四表面，该电路元件的第三表面设置于该第二高分子材料层上并具有至少一连接端于该第四表面上；一第一高充填剂含量介电材料层，包覆该电路元件及该第二高分子材料层，并覆盖该第一高分子材料层；一第一导电线路，形成于该第一高充填剂含量介电材料层上；一第一导电通道，形成于该第一高充填剂含量介电材料层内，用以连接该第一导电线路与该连接端；一第二高充填剂含量介电材料层，包覆该第一导电线路，并覆盖该第一高充填剂含量介电材料层；以及一第二导电通道，形成于该第二高充填剂含量介电材料层内，用以连接该第一导电线路与一外部电路；其中，该第一表面的面积大于该第二表面的面积，且该第三表面的面积等于该第二表面的面积。

在一实施例中，该第一高充填剂含量介电材料层包含一第一铸模化合物，该第二高充填剂含量介电材料层包含一第二铸模化合物。

在一实施例中，该电路元件为半导体晶粒或电子元件。

在一实施例中，该封装结构进一步包含：一第二导电线路，形成于该第二导电通道上及该第二高充填剂含量介电材料层上；一保护层，包覆该第二导电线路，并覆盖该第二高充填剂含量介电材料层；以及一第三导电通道，形成于该保护层内，用以连接该第二导电线路与一外部电路。