[发明专利]显示器

权利要求书

1.一种显示器，其特征在于，包括：

N*M个像素区块，排列为具有N列及M行的像素区块矩阵，每一该些像素区块具有多个像素，其中N及M为大于2的整数；

一栅极驱动电路，电性耦接该些像素区块；

一数据驱动电路，电性耦接该些像素区块；

多条栅极线，每一该些栅极线电性耦接该栅极驱动电路，并且电性耦接该些像素区块中的多个像素；

多条数据线，每一该些数据线电性耦接该数据驱动电路，并且电性耦接该些像素区块中的多个像素；

多个栅极缓冲电路，每一该些栅极缓冲电路电性耦接该N*M个像素区块中两像素区块之间，每一该些栅极线通过该些栅极缓冲电路电性耦接该些像素；

多个数据缓冲电路，每一该些数据缓冲电路电性耦接该N*M个像素区块中两像素区块之间，每一该些数据线通过该些数据缓冲电路电性耦接该些像素；

一栅极信号延迟电路，电性耦接该栅极驱动电路，该些栅极线通过该栅极信号延迟电路电性耦接该些像素区块；以及

一数据信号延迟电路，电性耦接该数据驱动电路，该些数据线通过该数据信号延迟电路电性耦接该些像素区块。

2.如权利要求1所述的显示器，其特征在于，电性耦接第2至N列的像素区块的数据线所经由的该数据信号延迟电路的级数递增。

3.如权利要求2所述的显示器，其特征在于，该数据信号延迟电路对于电性耦接第1列像素区块的数据线的延迟量实质上等于0。

4.如权利要求2所述的显示器，其特征在于，该数据信号延迟电路具有多个第一延迟单元，其中电性耦接第2至N列像素区块的数据线分别通过1至N-1级第一延迟单元电性耦接对应的像素区块。

5.如权利要求1所述的显示器，其特征在于，电性耦接第2至M行的像素区块的栅极线所经由的栅极信号延迟电路的级数递增。

6.如权利要求4所述的显示器，其特征在于，该栅极信号延迟电路对于电性耦接第1行像素区块的栅极线的延迟量实质上等于0。

7.如权利要求4所述的显示器，其特征在于，该栅极信号延迟电路具有多个第二延迟单元，其中电性耦接第2至M行像素区块的数据线分别通过1至M-1级第二延迟单元电性耦接对应的像素区块。

8.如权利要求1所述的显示器，其特征在于，该数据信号延迟电路具有多个第一解多工器，每一该些第一解多工器的一输入端电性耦接该些数据线其中之一，每一该些第一解多工器的多个输出端分别电性耦接具有不同延迟量的传输路径。

9.如权利要求1所述的显示器，其特征在于，该栅极 信号延迟电路具有多个第二解多工器，每一该些第二解多工器的一输入端电性耦接该些栅极线其中之一，每一该些第二解多工器的多个输出端分别电性耦接具有不同延迟量的传输路径。

10.如权利要求1所述的显示器，其特征在于，该栅极信号延迟电路及该数据信号延迟电路分别具有多个延迟单元，该些延迟单元电性耦接该些像素区块，每一该些延迟单元具有至少一缓冲电路。