[发明专利]从源写掩码寄存器在目的地写掩码寄存器中设置输出掩码的系统、装置和方法有效
申请号: | 201710725486.9 | 申请日: | 2011-12-23 |
公开(公告)号: | CN107967149B | 公开(公告)日: | 2021-12-10 |
发明(设计)人: | V·W·李;D·金;T-F·奈;J·巴拉德瓦杰;A·哈特诺;S·巴格索克希;N·万苏德范 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F9/30 | 分类号: | G06F9/30 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 姬利永;黄嵩泉 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 掩码 寄存器 目的地 设置 输出 系统 装置 方法 | ||
1.一种响应于包括源写掩码寄存器操作数、目的地写掩码寄存器操作数、控制写掩码操作数、以及操作码的单个指令在计算机处理器中基于向量比较执行断言掩码生成的方法,所述方法包括以下步骤:
对所述指令进行解码;
执行经解码的指令以用于:
确定源写掩码寄存器中为真值的第一最低有效位位置,该第一最低有效位位置还具有控制写掩码操作数中的被设置为真的相应位位置,并且确定源写掩码寄存器中比该第一最低有效位位置大的为真值的第二最低有效位位置,该第二最低有效位位置还具有控制写掩码操作数中的被设置为真的相应位位置,
将真值存储在目的地写掩码寄存器的与该第一最低有效位位置对应的位位置中,并且将真值存储在目的地写掩码寄存器的与该第一最低有效位位置和该第二最低有效位位置对应的位位置之间的、具有控制写掩码操作数中的被设置为真的相应位位置的所有位位置中。
2.如权利要求1所述的方法,其特征在于,还包括:
将目的地写掩码寄存器中的比所确定的第二最低有效位位置大的位位置设置为假。
3.如权利要求1或2所述的方法,其特征在于,写掩码寄存器是16位寄存器。
4.如权利要求1或2所述的方法,其特征在于,写掩码寄存器是大于16位的寄存器。
5.如权利要求1或2所述的方法,其特征在于,写掩码寄存器是断言寄存器。
6.一种用于指令执行的设备,包括:
硬件解码器,用于对包括源写掩码寄存器操作数、目的地写掩码寄存器操作数、控制写掩码操作数、以及操作码的指令进行解码;
执行电路,用于执行经解码的指令以用于:
确定源写掩码寄存器中为真值的第一最低有效位位置,该第一最低有效位位置还具有控制写掩码操作数中的被设置为真的相应位位置,并且确定源写掩码寄存器中比该第一最低有效位位置大的为真值的第二最低有效位位置,该第二最低有效位位置还具有控制写掩码操作数中的被设置为真的相应位位置,
将真值存储在目的地写掩码寄存器的与该第一最低有效位位置对应的位位置中,并且将真值存储在目的地写掩码寄存器的与该第一最低有效位位置和该第二最低有效位位置对应的位位置之间的、具有控制写掩码操作数中的被设置为真的相应位位置的所有位位置中。
7.如权利要求6所述的设备,其特征在于,所述执行电路进一步用于:
将目的地写掩码寄存器中的比所确定的第二最低有效位位置大的位位置设置为假。
8.如权利要求6或7所述的设备,其特征在于,写掩码寄存器是16位寄存器。
9.如权利要求6或7所述的设备,其特征在于,写掩码寄存器是大于16位的寄存器。
10.如权利要求6或7所述的设备,其特征在于,写掩码寄存器是断言寄存器。
11.一种具有代码的计算机可读存储介质,所述代码在被执行时使处理器执行如权利要求1-5的任一项所述的方法。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710725486.9/1.html,转载请声明来源钻瓜专利网。