[发明专利]适用于主动时钟模式器件综合测试的共时基装置有效
申请号: | 201710727144.0 | 申请日: | 2017-08-23 |
公开(公告)号: | CN107576867B | 公开(公告)日: | 2020-04-21 |
发明(设计)人: | 郭敏;丁志钊;王尊峰;刘忠林 | 申请(专利权)人: | 中国电子科技集团公司第四十一研究所 |
主分类号: | G01R31/00 | 分类号: | G01R31/00 |
代理公司: | 青岛智地领创专利代理有限公司 37252 | 代理人: | 肖峰 |
地址: | 266555 山东省*** | 国省代码: | 山东;37 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 适用于 主动 时钟 模式 器件 综合测试 共时 装置 | ||
1.一种适用于本地主动式时钟工作模式器件综合测试的共时基装置,其特征在于,包括功分器,功分器的输出端连有异频时钟共时基闭环控制环路和测频模块,异频时钟共时基闭环控制环路基于可编程门阵列实现,包括串联的数字鉴相器、数字环路滤波器和数字频率合成器,数字频率合成器上连有提供统一内部参考时钟的高稳时基,数字频率合成器的输出端分别连有倍频器和分频器,倍频器和分频器的输出端均与数字鉴相器相连,异频时钟共时基闭环控制环路的输出端连接滤波器,测频模块和异频时钟共时基闭环控制环路通过数据总线连接主控单元,主控单元通过数据总线连接接口电路,接口电路通过标准程控总线连接上位机;
被测试器件的输出本地时钟信号进入本装置后,由功分器分为两路信号,一路信号传输至测频模块,并由测频模块精确测试被测试器件的输出本地时钟信号频率,并将该频率信息通过数据总线发送至主控单元;
另一路信号作为输入信号传输至异频时钟共时基闭环控制环路;同时,根据测试仪器的外部参考时钟技术特性,上位机将满足测试仪器要求的时钟信号频率信息通过标准总线发送至装置的主控单元;
主控单元将输入本装置的被测试器件的输出本地时钟信号以及本装置的输出时钟信号的频率信息通过数据总线发送给异频时钟共时基闭环控制环路,按照两种频率之间的关系通过可编程自适应算法的加载与配置,实现分频比数或倍频次数以及数字频率合成器的信号发生,通过鉴相、滤波闭环控制环路达到输出信号与输入信号之间的稳定锁相,再经过滤波器进行信号调理,最终实现与输入时钟信号共时基且满足频率要求的时钟信号输出。
2.如权利要求1所述的一种适用于本地主动式时钟工作模式器件综合测试的共时基装置,其特征在于,高稳时基为装置各功能单元提供工作的内部参考时钟。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第四十一研究所,未经中国电子科技集团公司第四十一研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710727144.0/1.html,转载请声明来源钻瓜专利网。