[发明专利]存储器结构

权利要求书

1.一种存储器结构，其特征在于，包含：

K条第一控制线，其中K为正整数；

M组第二控制线，其中M为正整数，以及每一组第二控制线包含至少一条第二控制线；以及

一存储器单元阵列，包含：

M个存储体，其中每一存储体包含排列成多行与多列的多个存储器单元；所述M个存储体均耦接到所述K条第一控制线且分别耦接到所述M组第二控制线；所述M个存储体分别依据M个存储体选取信号而被选取，以通过所述K条第一控制线接收共享的一组第一控制信号；所述M个存储体分别通过所述M组第二控制线接收彼此独立的M组第二控制信号；以及每一存储体依据相对应的一存储体选取信号、所述组第一控制信号以及相对应的一组第二控制信号来驱动该存储体所具有的所述多列，以进行一列选取操作与一信号感应放大操作的其中之一；其中，每一存储体还包含：

多条第三控制线，分别对应所述存储体所具有的所述多列来设置；以及

一局部驱动电路，耦接到所述K条第一控制线、所述存储体相对应的一组第二控制线以及所述多条第三控制线，其中当进行所述列选取操作时，所述局部驱动电路依据所述存储体相对应的一存储体选取信号、所接收的所述组第一控制信号以及相对应的一组第二控制信号来驱动所述多条第三控制线，以选取至少一位线，以及当进行所述信号感应放大操作时，所述局部驱动电路依据所述存储体相对应的所述存储体选取信号、所接收的所述组第一控制信号以及相对应的一组第二控制信号，通过所述多条第三控制线驱动所述存储体中的至少一个信号感应放大电路，读出及放大一存储器单元所储存的一数据信号。

2.如权利要求1所述的存储器结构，其特征在于，所述局部驱动电路是一锁存型驱动电路。

3.如权利要求1所述的存储器结构，其特征在于，所述局部驱动电路包含一列选取驱动电路；所述M个存储体所接收的共享的所述组第一控制信号是一组第一列选取信号，以及所述M个存储体所分别接收的彼此独立的所述M组第二控制信号是M组第二列选取信号；以及所述列选取驱动电路依据所述存储体相对应的所述存储体选取信号、所接收的所述组第一控制信号以及所述存储体相对应的一组第二列选取信号来驱动所述多条第三控制线，以进行所述列选取操作而选取至少一位线。

4.如权利要求3所述的存储器结构，其特征在于，所述列选取驱动电路所耦接的一组第二控制线包含L条第二控制线，L为正整数，以及所述列选取驱动电路包含有：

K组列选取驱动器，其中所述K组列选取驱动器分别耦接到所述K条第一控制线，以及所述K组列选取驱动器之中的一组列选取驱动器包含：

L个列选取驱动器，其中所述L个列选取驱动器均耦接到所述组列选取驱动器所耦接的一第一控制线；所述L个列选取驱动器还分别耦接到所述L条第二控制线，以及分别耦接到所述多条第三控制线之中的L条第三控制线。

5.如权利要求4所述的存储器结构，其特征在于，所述列选取驱动电路所接收的所述组第一控制信号包含分别通过所述K条第一控制线来传输的K个第一列选取信号；所述列选取驱动电路所接收的所述组第二列选取信号包含分别通过所述L条第二控制线来传输的L个第二列选取信号；以及

所述L个列选取驱动器之中的每一列选取驱动器包含：

一驱动组件，耦接到所述列选取驱动器所耦接的一第二控制线以及所述列选取驱动器所耦接的一第三控制线，所述驱动组件用以依据一第三控制信号以及所述列选取驱动器所接收的一第二列选取信号来产生一驱动信号到所述列选取驱动器所耦接的所述第三控制线；以及

一控制组件，耦接到所述驱动组件、所述列选取驱动器所耦接的一第一控制线以及所述列选取驱动器所耦接的所述第三控制线，所述控制组件用以依据所述列选取驱动电路所接收的所述存储体选取信号、所述驱动信号以及所述列选取驱动器所接收的一第一列选取信号来产生所述第三控制信号。

6.如权利要求5所述的存储器结构，其特征在于，所述驱动组件包含：

一与门，具有一第一输入端、一第二输入端以及一输出端，其中所述第一输入端耦接到所述第三控制信号、所述第二输入端耦接到所述列选取驱动器所耦接的所述第二控制线，以及所述输出端耦接到所述列选取驱动器所耦接的所述第三控制线。