[发明专利]一种3DNAND闪存结构中硅外延生长的工艺

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种3D NAND闪存结构及其制作方法，特别是一种能提高硅外延层生长质量的3D NAND闪存结构中硅外延生长的工艺。

背景技术

随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及最求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。

其中，在NOR型结构的3D闪存中，存储单元在位线和地线之间并联排列，而在NAND型结构的3D闪存中，存储单元在位线和地线之间串列排列。具有串联结构的NAND型闪存具有较低的读取速度，但是却具有较高的写入速度，从而NAND型闪存适合用于存储数据，其优点在于体积小、容量大。闪存器件根据存储单元的结构可分为叠置栅极型和分离栅极型，并且根据电荷存储层的形状分为浮置栅极器件和硅-氧化物-氮化物-氧化物(SONO)器件。其中，SONO型闪存器件具有比浮置栅极型闪存器件更优的可靠性，并能够以较低的电压执行编程和擦除操作，且ONOS型闪存器件具有很薄的单元，并且便于制造。

具体的，请参考图1a-1d，现有技术中3D NAND闪存结构中硅外延生长的工艺，通常采用了如下方法：

S1：沉积衬底堆叠结构，参见图1a，具体为，提供衬底1，所述衬底表面形成有多层交错堆叠的层间介质层2及牺牲介质层3，所述牺牲介质层3形成于相邻的层间介质层2之间；所述层间介质层2为氧化物层，所述牺牲介质层3为氮化硅层，从而形成NO堆叠结构(NO Stacks)；

S2：刻蚀衬底堆叠结构，参见图1a，具体为，刻蚀所述层间介质层2及牺牲介质层3以形成沟道4，所述沟道4通至所述衬底1并形成一定深度的硅槽5；

S3：进行刻蚀后处理(Post Etch Treatment)，参见图1b，具体为，采用氮气(N₂)、氮气(N₂)和一氧化碳(CO)或氮气(N₂)和氢气(H₂)对被刻蚀的硅槽区域进行吹扫，这一刻蚀后处理的方法，比普通的清洗具有更好的聚合物去除效果。

S4：硅外延生长预清洗，参见图1c，具体为，采用湿法清洗和/或等离子体清洗对硅槽区域进行预清洗处理。

S5：硅外延生长，参见图1d，具体为在硅槽5处进行硅的外延生长形成硅外延层6(SEG)。

然而在上述工艺中，随着3D NAND闪存中N/O(Nitride/Oxide)堆叠结构的层叠数目越来越多，使得在三维存储器中形成通刻蚀沟道及随后的清洗工艺的难度越来越大。为了有效的刻蚀形成沟道，往往会在刻蚀区域的界面形成刻蚀破坏层7(参见图1a)，而这些刻蚀破坏层的界面破坏和晶格缺陷等并不会在随后的预清洗步骤中被修复，从而进一步影响硅外延生长的质量，例如导致硅外延层的高度不均匀和空位8(参见图1d)的产生。不仅如此，深沟道还导致难以有效清除刻蚀沟道底部残留的聚合物9(参见图1a)，从而也影响硅外延生长的质量。而以上这些问题都会影响沟道的制备以及最终3D NAND闪存的性能。

因此，如何有效的对深沟道进行刻蚀，并避免氧化物的残留以及刻蚀破坏界面层的产生，一直为本领域技术人员所致力研究的方向。

发明内容

本发明的目的在于提供一种3D NAND闪存的制作方法，能够实现对于深度沟道的有效刻蚀，并避免氧化物的残留以及刻蚀破坏界面层的产生，从而提高3D NAND闪存的性能。

为了实现上述目的，本发明提出了一种3D NAND闪存结构中硅外延生长的工艺，包括以下步骤：

沉积衬底堆叠结构；

刻蚀衬底堆叠结构以形成沟道和衬底表面的硅槽；

清洗所述沟道和硅槽；

高温退火处理；

硅外延生长预清洗；

硅外延生长。

进一步的，所述沉积衬底堆叠结构，具体为，提供衬底，在所述衬底表面形成多层交错堆叠的层间介质层及牺牲介质层，所述牺牲介质层形成于相邻的层间介质层之间；所述层间介质层为氧化物层，所述牺牲介质层为氮化硅层，从而形成NO堆叠结构(NO Stacks)。

进一步的，所述刻蚀衬底堆叠结构，具体为，采用各向异性的干法刻蚀工艺垂直向下刻蚀所述衬底堆叠结构以形成沟道，所述沟道通至所述衬底并形成一定深度的硅槽。