[发明专利]半导体器件、半导体器件的操作方法和存储系统

权利要求书

1.一种用于操作半导体器件的方法，该方法包括以下步骤：

激活联接到被选第一存储串的第一选择线，并且停用联接到未选第二存储串的第二选择线；

将读取电压施加到被选字线，并且将通过电压施加到未选字线；以及

使所述被选字线的电压和所述未选字线的电压均衡，

其中，在使所述被选字线的所述电压和所述未选字线的所述电压均衡期间，激活所述第二选择线。

2.根据权利要求1所述的方法，其中，所述第二选择线包括源极选择线，或者所述第二选择线包括源极选择线和漏极选择线。

3.根据权利要求1所述的方法，其中，在使所述被选字线的所述电压和所述未选字线的所述电压均衡期间，临时激活所述第二选择线以将所述未选第二存储串的通道初始化。

4.根据权利要求3所述的方法，其中，将所述未选第二存储串的所述通道初始化为接地电压。

5.根据权利要求1所述的方法，该方法还包括以下步骤：

在施加所述通过电压之前，将低于所述通过电压的基准电压施加到所述未选字线。

6.根据权利要求1所述的方法，该方法还包括以下步骤：

在施加所述读取电压之前，将所述通过电压施加到所述被选字线。

7.根据权利要求6所述的方法，该方法还包括以下步骤：

在将所述通过电压施加到所述被选字线之前，将低于所述通过电压的基准电压施加到所述被选字线。

8.一种半导体器件，该半导体器件包括：

位线；

多个存储串，所述多个存储串共同连接到所述位线；

多条第一选择线，所述多条第一选择线分别控制所述多个存储串和所述位线之间的连接；

源极线，所述源极线共同联接到所述多个存储串；

多条第二选择线，所述多条第二选择线分别控制所述多个存储串和所述源极线之间的连接；以及

控制逻辑，在读取操作期间，所述控制逻辑临时激活所述第一选择线和所述第二选择线当中的联接到未选存储串的至少一条选择线，

其中，所述读取操作包括用于使被选字线的电压和未选字线的电压均衡的均衡时段，并且在所述均衡时段期间所述至少一条选择线被激活。

9.根据权利要求8所述的半导体器件，该半导体器件还包括：

多条字线，所述多条字线联接到所述多个存储串，

其中，所述控制逻辑将读取电压施加到所述被选字线，并且将通过电压施加到所述未选字线。

10.根据权利要求9所述的半导体器件，其中，在施加所述通过电压之前，所述控制逻辑将低于所述通过电压的基准电压施加到所述未选字线。

11.根据权利要求9所述的半导体器件，其中，在施加所述读取电压之前，所述控制逻辑将所述通过电压施加到所述被选字线。

12.根据权利要求11所述的半导体器件，其中，在将所述通过电压施加到所述被选字线之前，所述控制逻辑将低于所述通过电压的基准电压施加到所述被选字线。

13.根据权利要求9所述的半导体器件，其中，所述多个存储串中的每一个存储串包括：

至少一个第一选择晶体管，所述至少一个第一选择晶体管联接到所述位线，并且具有由所述第一选择线控制的栅极；

至少一个第二选择晶体管，所述至少一个第二选择晶体管联接到所述源极线，并且具有由所述第二选择线控制的栅极；以及

多个存储单元，所述多个存储单元串联联接在所述第一选择晶体管和所述第二选择晶体管之间，各个存储单元具有由所述多条字线中的对应一条字线控制的栅极。