[发明专利]半导体器件、半导体器件的操作方法和存储系统

说明书

半导体器件、半导体器件的操作方法和存储系统。一种用于操作半导体器件的方法包括以下步骤：使与被选第一存储串对应的第一选择线接通，并且使与未选第二存储串对应的第二选择线断开；将读取电压施加到被选字线并且将通过电压施加到未选字线；以及使被选字线和未选字线均衡，其中，在使被选字线和未选字线均衡期间，使第二选择线接通。

技术领域

本发明的各种实施方式总体上涉及电子器件，并且更具体地，涉及半导体器件及其操作方法以及存储系统。

背景技术

半导体存储器件是通过使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)和磷化铟(InP)的半导体而具体实现的存储器件。半导体存储器件被分为易失性存储器件和非易失性存储器件。

当断电时，易失性存储器件丢失存储的数据。易失性存储器件的示例包括静态RAM(SRAM)、动态RAM(DRAM)和同步DRAM(SDRAM)。非易失性存储器件不管通电/断电情况如何都保持存储的数据。非易失性存储器的示例包括只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、相变随机存取存储器(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)和铁电RAM(FRAM)。闪存被分为NOR型存储器和NAND型存储器。

发明内容

各种实施方式涉及能够提高数据可靠性和操作速度的半导体器件、用于操作该半导体器件的方法和存储系统。

根据实施方式，一种用于操作半导体器件的方法可以包括以下步骤：使与被选第一存储串对应的第一选择线接通，并且使与未选第二存储串对应的第二选择线断开；将读取电压施加到被选字线，并且将通过电压施加到未选字线；以及使所述被选字线和所述未选字线均衡，其中，在使所述被选字线和所述未选字线均衡期间，使所述第二选择线接通。

根据实施方式，一种用于操作半导体器件的方法可以包括以下步骤：使与被选第一存储串对应的第一漏极选择线和第一源极选择线接通，并且使与未选第二存储串对应的第二漏极选择线和第二源极选择线断开；将读取电压施加到被选字线，并且将通过电压施加到未选字线；以及使被选字线和未选字线均衡，其中，在使被选字线和未选字线均衡期间，使第二源极选择线接通。

根据实施方式，一种半导体器件可以包括：位线；多个存储串，所述多个存储串共同连接到所述位线；多条第一选择线，所述多条第一选择线分别控制所述多个存储串和所述位线之间的连接；源极线，所述源极线共同联接到所述多个存储串；多条第二选择线，所述多条第二选择线分别控制所述多个存储串和所述源极线之间的连接；以及控制逻辑，所述控制逻辑在读取操作期间临时使所述第一选择线和所述第二选择线当中的联接到未选存储串的至少一条选择线接通。

根据实施方式，一种存储系统可以包括：控制器；以及存储器件，所述存储器件包括存储串、联接到所述存储串的字线和联接到所述存储串的选择线，其中，所述控制器控制所述存储器件执行读取操作，其中，所述读取操作包括使被选字线和未选字线均衡并且临时使联接到未选存储串的至少一条选择线接通的时段。

附图说明

图1是示出根据本发明的实施方式的半导体器件的框图。

图2是示出根据本发明的实施方式的半导体器件的单元阵列结构的电路图。

图3是示出操作根据本发明的实施方式的半导体器件的方法的流程图。

图4是示出根据本发明的实施方式的半导体器件的单元阵列结构的电路图。

图5是示出根据本发明的实施方式的半导体器件的单元阵列结构的电路图。

图6是示出根据本发明的实施方式的用于操作半导体存储器件的方法的时序图。

图7和图8是示出根据本发明的实施方式的存储系统的框图。