[发明专利]内部时钟发生电路

权利要求书

1.一种内部时钟发生电路，包括：

内插时钟发生电路，被配置为响应于开关控制信号和电流控制信号来从分频时钟信号产生内插时钟信号；

锁定时钟发生电路，被配置为包括振荡器，并且被配置为从内插时钟信号产生用于产生内部时钟信号的锁定时钟信号，以及

源电压发生电路，被配置为响应于内插时钟信号和锁定时钟信号来产生供应给锁定时钟发生电路的源电压，

其中，开关控制信号的逻辑电平组合和电流控制信号的逻辑电平组合通过将分频时钟信号的相位与反馈时钟信号的相位进行比较来设置，以及

其中，反馈时钟信号通过将锁定时钟信号延迟预定的延迟时间来产生。

2.如权利要求1所述的内部时钟发生电路，其中，预定的延迟时间被设置为补偿关于外部时钟信号的延迟因子。

3.如权利要求1所述的内部时钟发生电路，

其中，分频时钟信号包括第一分频时钟信号至第四分频时钟信号；

其中，内插时钟发生电路包括第一选择驱动器至第四选择驱动器；以及

其中，内插时钟发生电路响应于开关控制信号来选择第一选择驱动器至第四选择驱动器之中的两个驱动器作为第一选中的选择驱动器和第二选中的选择驱动器。

4.如权利要求3所述的内部时钟发生电路，其中，内插时钟发生电路被配置为使用具有第一驱动能力的第一选中的选择驱动器来驱动内插时钟信号，并且被配置为使用具有第二驱动能力的第二选中的选择驱动器来驱动内插时钟信号。

5.如权利要求4所述的内部时钟发生电路，其中，内插时钟发生电路响应于电流控制信号来控制第一驱动能力和第二驱动能力。

6.如权利要求1所述的内部时钟发生电路，

其中，分频时钟信号包括第一分频时钟信号至第四分频时钟信号；

其中，内插时钟信号包括第一内插时钟信号至第四内插时钟信号；以及

其中，内插时钟发生电路包括：

第一驱动电流发生器，被配置为响应于电流控制信号来产生第一驱动电流；以及

第二驱动电流发生器，被配置为响应于电流控制信号来产生第二驱动电流。

7.如权利要求6所述的内部时钟发生电路，其中，内插时钟发生电路还包括驱动电流选择/供应单元，被配置为响应于开关控制信号来将第一驱动电流供应给第一选择驱动器或第二选择驱动器，并且被配置为响应于开关控制信号来将第二驱动电流供应给第三选择驱动器或第四选择驱动器。

8.如权利要求7所述的内部时钟发生电路，其中，第一选择驱动器被配置为响应于第一分频时钟信号来驱动第一内插时钟信号，被配置为响应于第二分频时钟信号来驱动第二内插时钟信号，被配置为响应于第三分频时钟信号来驱动第三内插时钟信号，以及被配置为响应于第四分频时钟信号来驱动第四内插时钟信号。

9.如权利要求7所述的内部时钟发生电路，其中，第二选择驱动器被配置为响应于第三分频时钟信号来驱动第一内插时钟信号，被配置为响应于第四分频时钟信号来驱动第二内插时钟信号，被配置为响应于第一分频时钟信号来驱动第三内插时钟信号，以及被配置为响应于第二分频时钟信号来驱动第四内插时钟信号。

10.如权利要求6所述的内部时钟发生电路，其中，内插时钟发生电路还包括驱动电流选择/放电单元，被配置为响应于开关控制信号来使第一驱动电流从第一选择驱动器或第二选择驱动器流出，并且被配置为响应于开关控制信号来使第二驱动电流从第三选择驱动器或第四选择驱动器流出。

11.如权利要求1所述的内部时钟发生电路，

其中，锁定时钟发生电路包括由源电压驱动的多个缓冲器；以及

其中，所述多个缓冲器中的每个被设计成具有与预定的延迟时间相同的延迟时间。