[发明专利]一种硬件加密器及加密方法、电子装置

权利要求书

1.一种硬件加密器，其特征在于，包括：

数组存储单元，所述数组存储单元用于存储从计算设备中读取的源数据；

逻辑单元，所述逻辑单元用于进行异或运算；

扫描器，所述扫描器用于将所述数组存储单元中存储的源数据读取到所述逻辑单元的第一操作数中；

可编程线性反馈移位寄存器，所述可编程线性反馈移位寄存器用于产生伪随机数；

缓冲器，所述缓冲器用于存储所述逻辑单元的运算结果；

打包单元，所述打包单元用于读取所述缓冲器中存储的数据并打包；

控制单元，所述控制单元将所述可编程线性反馈移位寄存器产生的伪随机数发送至所述计算设备中的通用中央处理单元或通用图形处理单元进行浮点哈希运算，并将所述计算设备中的通用中央处理单元或通用图形处理单元返回的浮点数放入所述逻辑单元的第二操作数中，以使所述逻辑单元对所述源数据和浮点数进行逻辑运算，以及将所述打包单元打包的数据作为目标数据输出至所述计算设备的输出文件中。

2.根据权利要求1所述的硬件加密器，其特征在于，

所述控制单元从所述计算设备的密码本读取随机地址，并根据所述随机地址读取源数据，并将所读取的源数据存储至所述数组存储单元。

3.根据权利要求1所述的硬件加密器，其特征在于，所述控制单元从所述计算设备获取编程密钥，并基于所述编程密钥对所述可编程线性反馈移位寄存器进行编程。

4.根据权利要求3所述的硬件加密器，其特征在于，所述可编程线性反馈移位寄存器包括：

线性反馈移位寄存单元组，所述线性反馈移位寄存单元组包括多个依次串联连接的线性反馈移位寄存单元，用于执行选择和移位功能；

反馈阵列，所述反馈阵列用于使所述线性反馈移位寄存单元彼此之间形成反馈通道；

反馈控制单元，所述反馈控制单元设置在所述反馈阵列中，用于控制所述反馈通道的闭合和断开。

5.根据权利要求4所述的硬件加密器，其特征在于，所述线性反馈移位寄存单元包括依次串联连接的触发器、异或门、第一反相器和第一多路器，其中所述触发器的输入端与前一个所述线性反馈移位寄存单元的输出端连接，所述触发器的时钟信号端与时钟信号连接，所述触发器的输出端与所述异或门的第一输入端和所述反馈通道连接，所述异或门的第二输入端与所述反馈通道连接，所述异或门的输出端与所述第一反相器的输入端和所述第一多路器的第一输入端连接，所述第一反相器的输出端与所述第一多路器的第二输入端连接，所述第一多路器的控制端与所述编程密钥解码器输出端连接，所述第一多路器的输出端与后一个所述线性反馈移位寄存单元的输入端连接。

6.根据权利要求5所述的硬件加密器，其特征在于，所述线性反馈移位寄存单元还包括：

第二多路器，所述第二多路器的第一输入端与所述第一多路器的输出端连接，所述第二多路器的第二输入端与加载数据端连接，所述第二多路器的控制端与加载命令端连接，所述第二多路器的输出端与后一个所述线性反馈移位寄存单元的输入端连接。

7.根据权利要求5所述的硬件加密器，其特征在于，所述反馈阵列包括n行×n列异或门阵列，每列异或门依次串联连接，其中n为所述线性反馈移位寄存单元的数量，第i列末端的异或门的输出端与第i个线性反馈移位寄存单元的所述异或门的所述第二输入端连接，第i个线性反馈移位寄存单元的所述触发器的输出端与第i行中除了第i列的其余异或门的第一输入端连接，n大于等于2，i从0至n-1。

8.根据权利要求7所述的硬件加密器，其特征在于，所述反馈控制单元包括第三多路器、第二反相器和第三反相器，所述第二反相器的输入端和所述第三反相器的输出端连接并与编程密钥解码器连接，所述第二反相器的输出端和所述第三反相器的输入端连接并与所述第三多路器的控制端连接，所述第三多路器的第一输入端与其他所述线性反馈移位寄存单元的所述触发器的输出端连接，所述第三多路器的第二输入端接地，所述第三多路器的输出端与所述反馈阵列中的异或门的第一输入端连接。