[发明专利]一种硬件加密器及加密方法、电子装置

说明书

本发明提供一种硬件加密器及加密方法、电子装置，该硬件加密器包括：数组存储单元、扫描器、缓冲器、打包单元、可编程线性反馈移位寄存器、逻辑单元和控制单元，所述控制单元从计算设备根据密码本的随机地址读取源数据，并将源数据放入逻辑单元的第一操作数中，以及将所述可编程线性反馈移位寄存器产生的伪随机数发送至所述计算设备中的通用中央处理单元或通用图形处理单元进行浮点哈希运算，并将返回的浮点数放入所述逻辑单元的第二操作数中，通过逻辑运算生成目标数据，然后打包目标数据并输出至所述计算设备的输出文件中。该硬件加密器可以提高加密程度，增加破译难度。该加密方法和电子装置具有类似的优点。

技术领域

本发明涉及计算机加密技术领域，具体而言涉及一种硬件加密器及加密方法、电子装置。

背景技术

加密是一种具有很长历史的典型引擎，在当代微电子技术的尖端领域，许多GPCPU(通用中央处理单元)或GPGPU(通用图形处理单元)具有芯片内建的加密特征。加密特征分为两类：基于硬件的和基于软件的。已经有可用的标准加密算法，并且许多已经被实施到硬件中。然而，随着计算机演进至具有强大计算能力和超快计算速度，人们寻找更安全的不易被骇客攻破的加密引擎。

因此有必要提出一种硬件加密器及加密方法、电子装置，以至少部分解决上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明提出一种硬件加密器及加密方法、电子装置，可以提供更高的安全性，破译难度增大。

为了克服目前存在的问题，本发明一方面提供一种硬件加密器，包括：

数组存储单元，所述数组存储单元用于存储从计算设备中读取的源数据；

逻辑单元，所述逻辑单元用于进行异或运算；

扫描器，所述扫描器用于将所述数组存储单元中存储的源数据读取到所述逻辑单元的第一操作数中；

可编程线性反馈移位寄存器，所述可编程线性反馈移位寄存器用于产生伪随机数；

缓冲器，所述缓冲器用于存储所述逻辑单元的运算结果；

打包单元，所述打包单元用于读取所述缓冲器中存储的数据并打包；

控制单元，所述控制单元将所述可编程线性反馈移位寄存器产生的伪随机数发送至所述计算设备中的通用中央处理单元或通用图形处理单元进行浮点哈希运算，并将所述计算设备中的通用中央处理单元或通用图形处理单元返回的浮点数放入所述逻辑单元的第二操作数中，以使所述逻辑单元对所述源数据和浮点数进行逻辑运算，以及将所述打包单元打包的数据作为目标数据输出至所述计算设备的输出文件中。

可选地，所述控制单元从所述计算设备的密码本读取随机地址，并根据所述随机地址读取源数据，并将所读取的源数据存储至所述数组存储单元。

可选地，所述控制单元从所述计算设备获取编程密钥，并基于所述编程密钥对所述可编程线性反馈移位寄存器进行编程。

可选地，所述可编程线性反馈移位寄存器包括：

线性反馈移位寄存单元组，所述线性反馈移位寄存单元组包括多个依次串联连接的线性反馈移位寄存单元，用于执行选择和移位功能；

反馈阵列，所述反馈阵列用于使所述线性反馈移位寄存单元彼此之间形成反馈通道；

反馈控制单元，所述反馈控制单元设置在所述反馈阵列中，用于控制所述反馈通道的闭合和断开。