[发明专利]一种扇出型封装方法

说明书

技术领域

本发明涉及半导体封装技术领域，特别是涉及一种扇出型封装方法。

背景技术

随着半导体技术的发展，芯片的尺寸越来越小，芯片表面的I/O(输入/输出)引脚密度也越来越高，扇出型封装应运而生，扇出型封装将芯片高密度的I/O引脚扇出为低密度的封装引脚。

目前，现有的扇出型封装方法包括如下流程：提供载板，在载板上贴附一层双面胶膜，将芯片的正面贴附在胶膜上，将芯片进行塑封后，剥离胶膜和载板，在芯片的正面形成再布线层、植球、切割。

本发明的发明人在长期研究过程中发现，上述扇出型封装方法中由于采用了胶膜，在芯片塑封时温度变化使得胶膜发生伸缩、塑封时由于塑封材料、芯片和载板的热膨胀系数(CTE)不同发生翘曲等情况，导致芯片在塑封时产生偏移。芯片的偏移导致后续制程如光刻对位发生困难。；另外，用上述扇出型封装方法制备的再布线层在窄线宽/线距上都受到一定限制。

发明内容

本发明主要解决的技术问题是提供一种扇出型封装方法，能够防止芯片发生偏移；同时可使再布线层的线宽和线距更窄。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种扇出型封装方法，所述方法包括：提供封装基板，所述封装基板包括硅晶圆基层、焊盘及第一再布线层，所述焊盘设置于所述硅晶圆基层一侧，所述第一再布线层设置于所述硅晶圆基层的另一侧，其中，所述焊盘和所述第一再布线层电连接；将芯片与所述封装基板的所述焊盘电连接。

本发明的有益效果是：区别于现有技术的情况，本发明所采用的扇出型封装方法中的封装基板包括硅晶圆基层、焊盘及第一再布线层，焊盘和第一再布线层分别位于硅晶圆基层的两侧，焊盘与第一再布线层电连接，芯片与焊盘电连接；一方面，封装基板包括焊盘，芯片与封装基板的焊盘电连接，从而避免采用胶膜的封装方法导致的芯片在塑封时温度变化导致的胶膜伸缩、塑封时由于塑封材料、芯片和载板的热膨胀系数(CTE)不同发生翘曲等情况，导致芯片在塑封时产生偏移的情况；另一方面，封装基板包括硅晶圆基层，硅晶圆基层的导热性较好，从而有利于扇出型封装器件的散热；再一方面，封装基板的焊盘与第一再布线层位于硅晶圆基层的相对两侧，为后续提供双面有焊球结构的扇出型封装结构提供技术支持；又一方面，本发明所提供的扇形封装方法为先做再布线层再在再布线层上制备芯片，该方法比先做芯片再在芯片上进行再布线的方法的再布线层的线宽和线距更窄。

附图说明

图1是本发明扇出型封装方法一实施方式的流程示意图；

图2是半导体封装领域晶圆一实施方式的俯视图；

图3是硅晶圆基层设置硅通孔一实施方式的结构示意图；

图4是本发明扇出型封装方法一实施方式的流程示意图；

图5是图4中步骤S201-S206对应的扇出型封装器件一实施方式的结构示意图；

图6是图4中步骤S207-S217对应的扇出型封装器件一实施方式的结构示意图；

图7是图4中步骤S207对应的扇出型封装器件另一实施方式的结构示意图；

图8是图4中步骤S217对应的扇出型封装器件另一实施方式的结构示意图；

图9是本发明扇出型封装方法另一实施方式的流程示意图；

图10是图9中步骤S301-S309对应的扇出型封装器件一实施方式的结构示意图；

图11是图9中步骤S307对应的扇出型封装器件另一实施方式的结构示意图；

图12是本发明扇出型封装方法另一实施方式的流程示意图；

图13是图12中步骤S407-S422对应的扇出型封装器件一实施方式的结构示意图；

图14是图12中步骤S412对应的扇出型封装器件另一实施方式的结构示意图；

图15是图12中步骤S422对应的扇出型封装器件另一实施方式的结构示意图；

图16是本发明扇出型封装方法另一实施方式的流程示意图；

图17是图16中步骤S507-S519对应的扇出型封装器件一实施方式的结构示意图；

图18是本发明扇出型封装器件一实施方式的结构示意图；

图19是本发明扇出型封装器件另一实施方式的结构示意图；

图20是本发明扇出型封装器件另一实施方式的结构示意图；

图21是本发明扇出型封装器件另一实施方式的结构示意图。

具体实施方式

请参阅图1，图1为本发明扇出型封装方法一实施方式的流程示意图，该方法包括：