[发明专利]一种实现占空比调整的装置

说明书

一种实现占空比调整的装置，包括：时钟转换和占空比调整电路、单端转差分电路和占空比检测和控制电路；其中，时钟转换和占空比调整电路用于，接收单端电流型逻辑电路(CML)时钟信号和来自占空比检测和控制电路的控制信号，输出单端互补金属氧化物半导体(CMOS)时钟信号；单端转差分电路的输入端与时钟转换和占空比调整电路的输出端连接，单端转差分电路的输出端与占空比检测和控制电路的输入端连接，用于根据来自时钟转换和占空比调整电路的单端CMOS时钟信号输出差分CMOS时钟信号；占空比检测和控制电路用于：输出控制信号。本发明实施例实现了适用于低电压工作域下高速时钟占空比调整的电路。

技术领域

本文涉及但不限于集成电路技术，尤指一种实现占空比调整的装置。

背景技术

大多数集成电路系统中，都需要时钟信号协调各电路模块的工作状态，时钟电路是集成电路中极其重要及必不可少的一部分。随着集成电路的高速发展，时钟频率的逐渐提高，许多高速时钟电路对输出高速时钟信号的占空比提出了需求，要求输出的时钟信号的占空比为50％。

相关技术中主要采用两种电路实现占空比的调整，图1为相关技术中实现占空比调整的电路的结构框图，如图1所示，包括：时钟延时模块、时钟选择模块和时钟合成模块；其中，时钟延时模块对输入的时钟输入信号(CLK_IN)进行延时，输出相对于CLK_IN具有不同延时的时钟信号；时钟选择模块选择合适延时的时钟信号作为时钟输出信号(CLK_Delay)输出，CLK_IN和CLK_Delay通过时钟合成模块合成目标时钟(CLK_OUT)并输出，CLK_OUT的占空比为50％。图2为相关技术中另一实现占空比调整的电路的结构框图，如图2所示，包括：时钟共模电平调整模块、反相器和缓冲器。时钟共模电平调整模块接收时钟输入信号，对时钟输入信号的共模电平进行调整并输出时钟信号作为反相器的输入，通过时钟信号的共模电平与反相器阈值的差异调整输出目标时钟的占空比，实现输出目标时钟的占空比为50％。

上述相关技术的占空比调整电路或不满足高速时钟的占空比调整，或不适用于低电压工作域，即相关技术中尚未提出适用于低电压工作域下高速时钟占空比调整的电路方案。

发明内容

以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

本发明实施例提供一种实现占空比调整的装置，包括：时钟转换和占空比调整电路、单端转差分电路和占空比检测和控制电路；其中，

时钟转换和占空比调整电路用于，接收单端电流型逻辑电路CML时钟信号和来自占空比检测和控制电路的控制信号，输出单端互补金属氧化物半导体CMOS时钟信号；

单端转差分电路的输入端与时钟转换和占空比调整电路的输出端连接，单端转差分电路的输出端与占空比检测和控制电路的输入端连接，用于根据来自时钟转换和占空比调整电路的单端CMOS时钟信号输出差分CMOS时钟信号；

占空比检测和控制电路用于：输出控制信号。

可选的，所述时钟转换和占空比调整电路包括单端时钟信号输出单元和VCM调整单元；其中，

单端时钟信号输出单元用于：根据接收的所述单端CML时钟信号及VCM电平信号输出单端CMOS时钟信号；

所述共模电压VCM调整单元：根据来自所述占空比检测和控制电路的控制信号，向单端时钟信号输出单元输出VCM电平信号。

可选的，所述VCM调整单元包括第一模块、第二模块、第一P沟道场效应管PMOS1、第一N沟道场效应管NMOS1和第一电阻R1构成；其中，

第一模块，由两个或两个以上第一场效应管组合元件构成，所述第一场效应管组合元件由两个或两个以上P沟道场效应管构成，通过控制信号控制各所述第一场效应管组合元件的接入状态；