[发明专利]一种扩展分频比的可编程分频器

说明书

本发明属于分频器集成电路技术领域，具体涉及一种扩展分频比的可编程分频器。本发明可编程分频器包括：n个级联的2/3分频单元，其中前n‑1级为不带分频比扩展位的2/3分频单元，最后一级为带有分频比扩展位的2/3分频单元；为分频比控制位，扩展分频比后总分频范围为；对最后一级带有分频比扩展位的2/3分频单元，通过采用带复位端rst的锁存器和对锁存器进行时序调换的方法，保证扩展分频比的可编程分频器在扩展分频比边界处切换时工作正常。相比已有的技术，本发明克服了传统可编程分频器在扩展分频比边界处切换时存在的分频失效问题，结构简单且性能可靠；可以应用于宽带小数分频频率综合器中。

技术领域

本发明属于分频器集成电路技术领域，具体涉及一种扩展分频比的可编程分频器，克服了经典的分频器结构在扩展分频比的边界切换时发生分频失效的问题，可用于宽带小数分频锁相环中。

背景技术

频率综合器作为射频收发机的核心模块，其性能的优劣直接决定了整个收发机能否正常工作。小数分频的频率综合器可以在使用较高的参考时钟频率和宽的环路带宽的情况下获得更小的频率分辨率，同时环路的动态特性和相位噪声特性都能得到优化，这些优点使得小数分频的频率综合器得到了广泛应用。目前小数分频的实现广泛利用Σ-Δ调制技术，通过对整数分频比进行调制使得分频比的平均值为小数，因此可变分频比的可编程整数分频器是实现小数分频的核心模块。

目前广泛应用的可编程整数分频器结构如图1所示，由若干个完全相同的2/3分频单元级联而成，后级的输入信号由前级的输出信号提供，同时后级输出MOD_out信号反馈回前一级作为前级MOD_in信号输入。基本的2/3分频单元结构如图2所示，由四个锁存器与三个与门构成，当MOD_in和P均为高电平时，周期终止逻辑起作用，输出f_out实现对输入信号f_in进行三分频的功能；当MOD_in或P为低电平时，为高电平，周期终止逻辑被屏蔽，输出f_out实现对输入信号f_in进行二分频的功能。n级2/3分频单元级联构成的可编程分频器的分频范围为2ⁿ～2ⁿ⁺¹-1，其输出频率与输入频率的关系为：

F_in＝(2ⁿ+2^n-1P_n-1+2^n-2P_n-2+...+2P₁+P₀)F_out

随着高频宽带频率综合器的不断发展，对可实现宽分频比范围的可编程分频器的需求越来越大，基于上述2/3分频单元级联的结构进行分频比扩展的方法得到了广泛的研究。

文献[1]提出的扩展分频比的可编程分频器结构如图3所示，加入了扩展分频比逻辑后，当P4＝0时，最后一级2/3分频单元将被屏蔽，分频范围为2³～2⁴-1；当P4＝1时，最后一级2/3分频单元起作用，分频范围为2⁴～2⁵-1；因此总分频范围被扩展为2³～2⁵-1。然而当P4从1切换至0时，即最后一级2/3分频单元被屏蔽后，倒数第二级2/3分频单元变成最后一级，M₃立刻跳变为高电平，使得M₃信号的上升沿位置发生了突变，这一突变传递至前级，使前级M₀～M₂上升沿均发生了突变，因此M₀～M₃信号的频率虽然没有改变，但是相位却发生了显著的变化。因此当分频比不断在扩展分频比边界附近(2⁴-1与2⁴)变化时，作为输出的M₁信号的相位不断发生突变，将会导致锁相环环路无法锁定。

针对上述扩展分频比的可编程分频器在扩展分频比的边界处发生分频失效这一问题，许多文献提出了不同的改进方法。