[发明专利]一种时钟和复位控制芯片工作模式的实现装置

权利要求书

1.一种时钟和复位控制芯片工作模式的实现装置，用于通用工作模式和DFT工作模式的选择切换；其特征在于，包括时钟PAD_CLOCK输入管脚和复位PAD_RESETN控制管脚，还包括时钟稳定电路模块clk_stable、分频模块clk_div、滤波电路rst_filter、调试控制器debug_wrapper和复位稳定电路模块rst_stable，所述调试控制器debug_wrapper包括状态对应表和i2c_slv逻辑单元；其中，

所述时钟PAD_CLOCK输入管脚接收的输入时钟PAD_CLOCK，经过时钟稳定电路模块clk_stable得到第一时钟clk_in，所述第一时钟clk_in经过clk_div得到第二时钟，所述第二时钟作为所述i2c_slv逻辑单元的串行时钟scl信号；

所述复位PAD_RESETN控制管脚接收的复位PAD_RESETN信号，经过滤波电路模块rst_filter，去除小于M个时钟周期的复位PAD_RESETN信号，得到复位rst_in信号，并将输入的复位rst_in信号送给所述调试控制器debug_wrapper的i2c_slv逻辑单元，作为所述i2c_slv逻辑单元的数据线sda数据，同时所述复位rst_in信号送给所述复位稳定电路模块rst_stable，以将大于N个时钟周期的复位PAD_RESETN信号作为复位输出信号rst_n，并输出给所述调试控制器debug_wrapper的i2c_slv逻辑单元；其中，N大于M；

所述i2c_slv逻辑单元接收串行时钟scl信号和数据线sda数据，并根据所述状态对应表，在M个时钟周期和N个时钟周期之间的多个时钟周期范围内，译码得到芯片所选择的通用工作模式或DFT工作模式。

2.根据权利要求1所述的时钟和复位控制芯片工作模式的实现装置，其特征在于，所述DFT工作模式为scan_mode、bist_mode、bsd_mode或bypass_mode。

3.根据权利要求1所述的时钟和复位控制芯片工作模式的实现装置，其特征在于，所述调试控制器debug_wrapper还包括密码匹配单元，所述密码匹配单元对输入到所述i2c_slv逻辑单元的数据线sda数据进行安全认证。

4.根据权利要求1所述的时钟和复位控制芯片工作模式的实现装置，其特征在于，所述M为16，N为128。

5.根据权利要求1所述的时钟和复位控制芯片工作模式的实现装置，其特征在于，所述第二时钟为所述第一时钟clk_in的Y倍分频，其中，Y为大于等于1的正整数。

6.根据权利要求5所述的时钟和复位控制芯片工作模式的实现装置，其特征在于，所述第二时钟的工作频率为在100～400KHz。

7.根据权利要求1所述的时钟和复位控制芯片工作模式的实现装置，其特征在于，所述时钟稳定电路模块clk_stable包括去时钟毛刺单元和/或延时稳定时钟单元。

8.根据权利要求1所述的时钟和复位控制芯片工作模式的实现装置，其特征在于，所述滤波电路rst_filter包括去复位毛刺单元。

9.根据权利要求1所述的时钟和复位控制芯片工作模式的实现装置，其特征在于，所述状态对应表存储在内部寄存器中。