[发明专利]一种时钟和复位控制芯片工作模式的实现装置

说明书

一种时钟和复位控制芯片工作模式的实现装置，用于通用工作模式和/或DFT工作模式的选择切换；其包括时钟PAD_CLOCK输入管脚和复位PAD_RESETN控制管脚，还包括时钟稳定电路模块clk_stable、分频模块clk_div、滤波电路rst_filter、调试控制器debug_wrapper和复位稳定电路模块rst_stable，所述调试控制器debug_wrapper包括状态对应表和i2c_slv逻辑单元。因此，本发明只使用时钟输入PAD_CLOCK和复位控制PAD_RESETN两个管脚来实现控制芯片工作模式，在输入时钟稳定的前提下，过滤掉不需要的复位脉冲，得到预期的输入，通过i2c_slv协议得到稳定的控制信号，使得芯片工作在特定模式。

技术领域

本发明涉及集成电路技术领域，尤其涉及属于芯片硬件的逻辑设计，特别地涉及一种时钟和复位控制芯片工作模式的实现装置。

背景技术

半导体芯片的工作模式可以分为：普通(各种功能)、可测试性设计(Design forTestability,简称DFT)模式)，DFT模式是一种集成电路设计技术，DFT工作模式通常包括scan_mode、bist_mode、bsd_mode和/或bypass_mode，其将一些特殊结构在设计阶段植入电路，以便设计完成后进行测试。但是，对半导体芯片内部电路测试有时并不容易，这是因为电路的许多内部节点信号在外部难以测试和控制，通常可以通过添加可测试性设计结构，例如扫描链等，内部信号可以暴露给电路外部。

并且，为了实现DFT测试功能，需要使得芯片中的各模块部分工作在于常规功能有所不同的模式下；此时，微处理器(CPU)等模块不再能实现常规的逻辑功能，在这种情况下，通常需要通过外部管脚PAD_IO对芯片输入进行配置，并检测芯片的输出状态，进而加以判断良率。

然而，目前业界的量产芯片的外部管脚PAD_IO是宝贵的资源，尤其是对于对标芯片而言，在实现DFT测试功能时更是不可能新加外部管脚PAD_IO。此外，新增加外部管脚PAD_IO的方案对于封装代价、最终用户BOM成本都有所影响，所以最好能在不新加外部管脚PAD_IO的前提下实现不同模式的选通切换。

发明内容

本发明的目的在于提供一种时钟和复位控制芯片工作模式的实现装置，在只使用时钟输入PAD_CLOCK和复位控制PAD_RESETN两个外部管脚来实现控制芯片工作模式的方法。即采用使用特定电路，过滤掉不需要的复位脉冲，得到预期的输入，并且，通过i2c_slv协议得到稳定的控制信号，使得芯片工作在通用工作模块或特定的DFT模式。

为实现上述目的，本发明的技术方案如下：

一种时钟和复位控制芯片工作模式的实现装置，用于通用工作模式和/或DFT工作模式的选择切换；其包括时钟PAD_CLOCK输入管脚和复位PAD_RESETN控制管脚，还包括时钟稳定电路模块clk_stable、分频模块clk_div、滤波电路rst_filter、调试控制器debug_wrapper和复位稳定电路模块rst_stable，所述调试控制器debug_wrapper包括状态对应表和i2c_slv逻辑单元；其中，

所述时钟PAD_CLOCK输入管脚接收的输入时钟PAD_CLOCK，经过时钟稳定电路模块clk_stable得到第一时钟clk_in，所述第一时钟clk_in经过clk_div得到第二时钟，所述第二时钟作为所述i2c_slv逻辑单元的串行时钟scl信号；