[发明专利]半导体装置及其制造方法

权利要求书

1.一种半导体装置的制造方法，具有：

(a)准备具备第一区域以及第二区域的第一半导体基板的工序；

(b)在所述第一半导体基板的所述第一区域以及所述第二区域的主面上隔着第一绝缘膜形成具有第一膜厚的第一导电膜的工序；

(c)通过进行第一干蚀刻，使所述第一区域的所述第一导电膜的一部分的上表面后退至所述第一导电膜的中途深度的工序；

(c1)通过进行第二干蚀刻，使所述第二区域的所述第一导电膜的一部分的上表面后退至所述第一导电膜的中途深度的工序；

(d)在所述(c)工序之后，通过在与所述第一干蚀刻不同的条件下进行第三干蚀刻，去除在所述第一区域的所述第一导电膜的所述一部分，由此使所述第一绝缘膜露出，从而形成由所述第一导电膜构成的第一控制栅电极的工序；

(d1)在所述(c1)工序之后，通过进行第四干蚀刻，去除所述第二区域的所述第一导电膜的所述一部分，由此使所述第一绝缘膜露出，从而形成由所述第一导电膜构成的第二控制栅电极的工序；

(e)以覆盖所述第一控制栅电极以及所述第二控制栅电极的方式，在所述第一半导体基板上，形成在内部包括电荷保持部的第二绝缘膜的工序；

(f)以覆盖所述第一控制栅电极、所述第二控制栅电极及所述第二绝缘膜的方式形成第二导电膜的工序；

(g)通过对所述第二导电膜进行第五干蚀刻，使所述第一半导体基板的所述主面的一部分从所述第二导电膜露出，由此在所述第一控制栅电极的相邻处，按照侧壁状形成由所述第二导电膜构成的第一存储器栅电极，通过进行所述第五干蚀刻，在所述第二控制栅电极的相邻处，按照侧壁状形成由所述第二导电膜构成的第二存储器栅电极的工序；

(h)在所述第一区域的所述第一半导体基板的所述主面形成第一源极/漏极区域的工序；以及

(h1)在所述第二区域的所述第一半导体基板的所述主面形成第二源极/漏极区域的工序，

所述第一控制栅电极、所述第一存储器栅电极以及所述第一源极/漏极区域构成第一存储器单元，

所述第二控制栅电极、所述第二存储器栅电极以及所述第二源极/漏极区域构成第二存储器单元，

在所述(c)工序中，依照蚀刻时间设定表格，根据所述第一膜厚和所述第一存储器单元的期望的特性，设定进行所述第一干蚀刻的时间的长度，

在所述(c1)工序中，依照所述蚀刻时间设定表格，根据所述第一膜厚和所述第二存储器单元的期望的特性，设定进行所述第二干蚀刻的时间的长度，

所述第一存储器栅电极的第一栅极长度小于所述第二存储器栅电极的第二栅极长度。

2.根据权利要求1所述的半导体装置的制造方法，其中，

所述第一绝缘膜由氧化硅膜构成，所述第一干蚀刻的针对氧化硅的选择比低于所述第三干蚀刻的针对氧化硅的选择比。

3.根据权利要求1所述的半导体装置的制造方法，其中，

所述第一控制栅电极包括第一部分和所述第一部分之下的第二部分，

所述第一部分的侧面沿着与所述第一半导体基板的所述主面垂直的方向，

所述第二部分的侧面相对于所述第一半导体基板的所述主面具有锥形部，所述第一控制栅电极的栅极长度方向上的所述第二部分的宽度越接近所述第一半导体基板的所述主面则越大。

4.根据权利要求1所述的半导体装置的制造方法，其中，

所述第一控制栅电极包括第一部分和所述第一部分之下的第二部分，

所述第一部分的侧面沿着与所述第一半导体基板的所述主面垂直的方向，

所述第二部分的侧面相对于所述第一半导体基板的所述主面具有倒锥形部，所述第一控制栅电极的栅极长度方向上的所述第二部分的宽度越接近所述第一半导体基板的所述主面则越小。

5.根据权利要求1所述的半导体装置的制造方法，其中，

所述第一存储器单元以及所述第二存储器单元混合搭载于半导体芯片。

6.一种半导体装置，具有：

半导体基板，具有第一区域及第二区域；

第一控制栅电极，在所述第一区域的所述半导体基板上隔着第一绝缘膜形成；

侧壁状的第一存储器栅电极，形成于所述第一控制栅电极的一个侧面的相邻处；

第二绝缘膜，从所述第一控制栅电极和所述第一存储器栅电极之间起形成到所述第一存储器栅电极和所述半导体基板的主面之间，在内部包括电荷保持部；

第一源极/漏极区域，形成于所述第一区域的所述半导体基板的所述主面；

第二控制栅电极，在所述第二区域的所述半导体基板上隔着第三绝缘膜形成；

侧壁状的第二存储器栅电极，形成于所述第二控制栅电极的一个侧面的相邻处；

第四绝缘膜，从所述第二控制栅电极和所述第二存储器栅电极之间起形成到所述第二存储器栅电极和所述半导体基板的所述主面之间，在内部包括电荷保持部；以及

第二源极/漏极区域，形成于所述第二区域的所述半导体基板的所述主面，

所述第一控制栅电极、所述第一存储器栅电极以及所述第一源极/漏极区域构成第一存储器单元，

所述第二控制栅电极、所述第二存储器栅电极以及所述第二源极/漏极区域构成第二存储器单元，

所述第一存储器栅电极的第一栅极长度小于所述第二存储器栅电极的第二栅极长度，

所述第一控制栅电极包括第一部分和所述第一部分之下的第二部分，

所述第二部分的侧面相对于所述半导体基板的所述主面具有锥形部，所述第一控制栅电极的栅极长度方向上的所述第二部分的宽度越接近所述半导体基板的所述主面则越大，

所述第二控制栅电极包括第三部分和所述第三部分之下的第四部分，

所述第四部分的侧面相对于所述半导体基板的所述主面具有倒锥形部，所述第二控制栅电极的栅极长度方向上的所述第四部分的宽度越接近所述半导体基板的所述主面则越小。