[发明专利]增进微影可印性的方法

说明书

一种用于增进微影可印性的方法。此方法的一示例包括接收集成电路(IC)设计布局并使用IC设计布局进行光源电子束最佳化(SBO)制程以产生掩模射域图与照射光源图，其中SBO制程使用SBO模型，其同时使用掩模射域图模拟掩模制作制程以及使用照射光源图模拟晶圆制作制程。使用掩模射域图来制作掩模且使用照射光源图制作晶圆(在一些实施例中，使用掩模射域图制作的掩模)。晶圆包括与由IC设计布局定义的目标晶圆图案对应的最终晶圆图案。此方法可以有效减少(或消除)最终晶圆图案与目标晶圆图案之间的差异。

技术领域

本公开关于微影制程最佳化，更特别关于用以增进微影可印性的方法。

背景技术

随着半导体集成电路(IC)技术不断朝向更小的部件尺寸(例如32纳米、28纳米、20纳米以及20纳米以下)发展，集成电路(IC)设计变得更具挑战性。举例来说，当制作IC元件时，IC元件性能受到微影可印性(lithography printability)能力的严重影响，微影可印性能力表示晶圆上形成的最终晶圆图案与由IC设计布局定义的目标晶圆图案的对应程度。目前已经提出的增进微影可印性的各种方法(如光学邻近校正(OPC)、掩模邻近校正(MPC)与反向微影技术(ILT))，其集中于最佳化用于将与目标晶圆图案对应的图像投影在晶圆上的掩模。然而，微影可印性能力也受到使用最佳化的掩模的晶圆制作制程本身的限制。尽管现有的用于增进微影可印性的方法通常已足以达到所欲的目的，但仍无法适用于所有方面。

发明内容

本公开的实施例提供一种用于增进微影可印性的方法，包括下列步骤：接收一集成电路(IC)设计布局；以及使用集成电路设计布局，进行一光源电子束最佳化(SBO)制程以产生一掩模射域图以及一照射光源图，其中SBO制程使用一光源电子束最佳化模型，最佳化模型同时使用掩模射域图模拟一掩模制作制程以及使用照射光源图模拟一晶圆制作制程。

附图说明

以下将配合说明书附图详述本公开的实施例，应注意的是，依照工业上的标准实施，以下图示并未按照比例绘制，事实上，可能任意的放大或缩小元件的尺寸以便清楚表现出本公开的特征。

图1是本公开多种实施例中，集成电路(IC)制作系统的简化区域图以及与IC制作系统相关的IC制作流程。

图2是本公开多种实施例中，制作IC的方法的流程图，其可由图1的IC制作系统实现。

图3与图4是本公开多种实施例中，不同IC设计阶段的IC设计布局的示意图，其可由图2的方法实现。

图5是本公开多种实施例中，用以产生掩模射域图与照射光源图的光源电子束最佳化(SBO)方法的流程图，其可由图2的方法实现。

图6是本公开多种实施例中，用于建立SBO模型的方法的流程图，其可由图5的方法实现。

图7是本公开多种实施例中，电子束写入器200的简化区域图。

图8是本公开多种实施例中，微影系统的简化区域图。

图9A至图9D是本公开多种实施例中，在各种晶圆制作阶段的半导体晶圆的部分或整体的局部示意图。

图10是本公开多种实施例中，SBO系统300的简化区域图，其可以由图1的IC制作系统实现。

图11是本公开多种实施例中，制作IC的方法的流程图，其可由图1的IC制作系统实现。

附图标记说明：

10～IC制作系统；

15～设计公司；

20～掩模厂；

25～IC制作商；

30～IC装置；

35～IC设计布局；