[发明专利]用于半导体结构的ESD装置

权利要求书

1.一种集成电路的静电放电(ESD)装置，包含：

衬底，其上配置有纵向延伸的鳍；

第一n型鳍式场效应晶体管(NFET)，配置在该鳍内，该第一n型鳍式场效应晶体管包括n型源极、n型漏极以及配置在该n型源极与该n型漏极下方的该衬底内的p井；以及

p型鳍式场效应晶体管(PFET)，配置在该鳍内，该p型鳍式场效应晶体管包括p型源极区域及/或p型漏极区域以及配置在该p型源极区域及/或p型漏极区域下方的该衬底内的n井，该n井与p井彼此足够靠近以在之间形成np结；

其中，该p型鳍式场效应晶体管的该p型源极区域及/或p型漏极区域与该第一n型鳍式场效应晶体管的该n型漏极电连接至共同的输入节点；

其中，该n型源极与该p井通过共同的接地节点电连接至该集成电路的接地。

2.如权利要求1所述的静电放电装置，其中，该输入节点连接至该集成电路的输入单元、输出单元及电源的其中一者。

3.如权利要求1所述的静电放电装置，其中，当ESD事件通过该输入节点传导时，该第一n型鳍式场效应晶体管与p型鳍式场效应晶体管电连接而操作为与NPN晶体管并联的硅控整流器(SCR)。

4.如权利要求1所述的静电放电装置，包含第一PNP晶体管，该第一PNP晶体管包括：

射极，自该p型源极区域及/或p型漏极区域形成；

基极，自该n井形成；以及

集极，自该p井形成。

5.如权利要求1所述的静电放电装置，包含第一NPN晶体管，该第一NPN晶体管包括：

集极，自该n井形成；

基极，自该p井形成；以及

射极，自该n型源极形成。

6.如权利要求1所述的静电放电装置，包含第二NPN晶体管，该第二NPN晶体管包括：

基极，自该p井形成；

集极，自该n型漏极形成；以及

射极，自该n型源极形成。

7.如权利要求1所述的静电放电装置，包含：

硅控整流器，包括：

第一PNP晶体管，包括：

射极，自该p型源极区域及/或p型漏极区域形成，

基极，自该n井形成，以及

集极，自该p井形成；以及

第一NPN晶体管，包括：

集极，自该n井形成；

基极，自该p井形成；以及

射极，自该n型源极形成；以及

第二NPN晶体管，包括：

基极，自该p井形成；

集极，自该n型漏极形成；以及

射极，自该n型源极形成。

8.如权利要求7所述的静电放电装置，其中：

该第一PNP晶体管的该基极电连接至在该n井处的该第一NPN晶体管的该集极；

该第一NPN晶体管的该基极、该第一PNP晶体管的该集极以及该第二NPN晶体管的该基极一起电连接于该p井处；以及

该第一和第二NPN晶体管的该射极一起电连接于该n型源极处。

9.如权利要求8所述的静电放电装置，其中，该硅控整流器与该第二NPN晶体管并联电连接在该输入节点与该接地节点之间。

10.如权利要求9所述的静电放电装置，包含形成自该衬底的固有电阻率的衬底电阻器，该衬底电阻器在该第一NPN晶体管与该接地节点之间电连接。