[发明专利]一种用ICP干法刻蚀制作薄膜电阻的方法

说明书

本发明公开了一种用ICP干法刻蚀制作薄膜电阻的方法，其特征在于，包括：衬底介质层、薄膜电阻层、掩蔽层、介质层、隔离层和金属层。进行以下步骤：1)在衬底介质层上淀积一层电阻薄膜层。2)在所述电阻薄膜层上淀积一层掩蔽层。3)通过ICP干法刻蚀的方法去除电阻薄膜层和掩蔽层，形成电阻图形。4)在所述电阻图形上淀积一层介质层。利用光刻刻蚀工艺去除多余的介质层，保留端头介质层。5)利用刻蚀工艺去除薄膜电阻层上多余的掩蔽层，保留端头介质层保护下的掩蔽层。6)在电阻图形上淀积隔离层，并在电阻端头刻蚀形成连接孔。7)淀积金属层，填充连接孔，引出电阻。

技术领域

本发明涉及半导体集成电路领域，具体是一种用ICP干法刻蚀制作薄膜电阻的方法。

背景技术

CRSI薄膜电阻较扩散电阻和注入电阻相比，具有温度系数更低、寄生参量更小和阻值范围更宽等优点，因此成为了高精度集成电路和模块电路精密电阻网络的基础。随着集成电路向高精度、高稳定性方向的进一步发展，对组成精密电阻网络的CRSI薄膜电阻的制备工艺提出了更高的要求。

CRSI通常采用湿法刻蚀工艺，但湿法刻蚀对关键尺寸的控制性差，限制了CrSi薄膜的应用。而授予Abbas ALI等人的美国专利US20110086488AL公布了一种利用Cl2和O₂刻蚀SICR、SICRC、SICRCO、CRON等薄膜的方法，采用反应离子刻蚀(RIE)工艺，刻蚀速率较慢(60秒内刻蚀34nm的SICRC，反应速率为0.57nm/Sec)，且对衬底的损伤控制困难。

与RIE工艺相比，ICP等离子体中被加工基片带有自偏压，在加工过程中，通过控制基片射频自偏压的大小可以控制等离子体对基片轰击能量的大小，克服了离子轰击能量和等离子体密度不能独立控制的缺点。

发明内容

本发明的目的是解决现有技术中存在的问题，提供一种用ICP干法刻蚀制作薄膜电阻的方法，以实现高的刻蚀速率提高产能，控制对衬底介质损伤，获得高稳定性的CRSI薄膜，扩展CRSI金属薄膜电阻在IC产品中的应用。

为实现本发明目的而采用的技术方案是这样的，一种用感应耦合等离子体(ICP)干法刻蚀制作薄膜电阻的方法，其特征在于，包括：衬底介质层、薄膜电阻层、掩蔽层、介质层、隔离层和金属层。

进行以下步骤：

1)在衬底介质层上淀积一层电阻薄膜层。

2)在所述电阻薄膜层上淀积一层掩蔽层。

3)通过ICP干法刻蚀的方法去除电阻薄膜层和掩蔽层，形成电阻图形。

4)在所述电阻图形上淀积一层介质层。利用光刻刻蚀工艺去除多余的介质层，保留端头介质层。

5)利用刻蚀工艺去除薄膜电阻层上多余的掩蔽层，保留端头介质层保护下的掩蔽层。

6)在电阻图形上淀积隔离层，并在电阻端头刻蚀形成连接孔。

7)淀积金属层，填充连接孔，引出电阻。

进一步，所述步骤1)中的电阻薄膜层为含Cr的金属薄膜，包括CrSi。

进一步，所述步骤2)中的掩蔽层为具有高选择比材料，所述掩蔽层包括Ti或Tin。

所述电阻薄膜层材料与掩蔽层材料的选择比大于等于6。

进一步，所述步骤3)中采用ICP等离子体刻蚀，腔室压力10～30mTorr，ICP RF为200～600w，BIAS RF为80～200w。

所述刻蚀气体包括Cl₂、HBr和Ar。刻蚀气体中Cl₂为30～100sccm，HBr为10～30sccm，Ar为40～200sccm。