[发明专利]半导体器件

说明书

本发明公开了一种半导体器件，半导体器件为LDMOS，DDDMOS和DEMOS中的一种，各单元结构包括：源端结构，漏端结构，平面栅结构；在俯视面上各单元结构排列成多指状阵列结构，两个相邻的单元结构的源端结构共用；在沿着沟道的宽度方向上源区呈连续结构且设置由跨过源区和体引出区的第一接触孔；或者，在沿着沟道的宽度方向上源区呈在源区中插入有体引出区的结构；第一接触孔或插入到源区的体引出区的设置，能加强对源区周侧的体区电位的控制以及增加通过体引出区对器件漏端PN结反偏击穿时形成的正电荷的收集，从而有利于抑制寄生三极管的导通，能扩大器件的安全工作区和静电防护能力。

技术领域

本发明涉及一种半导体集成电路，特别是涉及一种半导体器件。

背景技术

相对于通常的MOS器件，高压半导体器件通常采用横向扩散MOS器件(LateralDiffusion MOSFET，LDMOS)，双扩散漏MOS器件(Double Diffusion Drain MOSFET,DDDMOS)和扩展漏端MOS器件(Drain Extended MOSFET，DEMOS)等，其在版图设计为阵列排布时，相邻的漏极、源极和体极的两两共用共接，以缩小版图面积，并获得性能面积比的最大化。

如图1A所示，是现有高压半导体器件的平面图；图1B是沿图1A的AA线的截面图；高压半导体器件101包括多个集成在一起的单元结构，图1A中显示了2个单元结构；各单元结构包括：

由栅介质层如栅氧化层和多晶硅栅102组成的平面栅极结构。

高压P阱(HVPW)作为器件的体区107，被多晶硅栅102覆盖的体区107的表面用于形成沟道。

源端结构包括由N+区组成的源区103和由P+区组成的体引出区104。

漏端结构包括由N-区组成的漂移区105和由N+区组成的漏区108。根据LDMOS，DDDMOS和DEMOS的不同，漂移区105的具体设置不同，如：在LDMOS中，漂移区105的表面一般还设置由场氧化层；在DEMOS中，漂移区105一般具有降低表面电场(RESURF)结构从而实现漂移区105的全耗尽。

高压P阱的底部一般为半导体衬底如硅衬底，图1B中未对高压P阱的底部结构做详细描画。

在源区103的顶部形成有接触孔106a并通过接触孔106a连接到源极；在体区引出区104的顶部形成有接触孔106b并通过接触孔106b连接到体极；在漏区108的顶部形成有接触孔106c并通过接触孔106c连接到漏极；在多晶硅栅102的顶部形成有接触孔106d并通过接触孔106d连接到栅极。各接触孔都是穿过层间膜且是采用相同工艺同时形成，源极、体极、漏极和栅极都是通过对正面金属层进行光刻刻蚀形成，通常源极和体极连接在一起，或者源极直接作为体极。

由图1A和图1B所示可知，相邻两个单元结构的源端结构共用，这样能缩小版图面积，并获得性能面积比的最大化；然而，对于一些高压器件来说，这种结构方式会出现安全工作区和静电能力受限。甚至无法满足产品功能应用的需求。这就要求通过优化结构来提高安全工作区和静电能力。

发明内容

本发明所要解决的技术问题是提供一种半导体器件，能提高高压器件如LDMOS，DDDMOS和DEMOS的安全工作区和静电能力。

为解决上述技术问题，本发明提供的半导体器件为LDMOS，DDDMOS和DEMOS中的一种，多个半导体器件的单元结构集成于同一半导体衬底上，各所述单元结构包括：源端结构，漏端结构，平面栅结构。

所述平面栅结构包括依次形成于高压P阱表面的栅介质层和多晶硅栅；所述高压P阱作为体区且被所述多晶硅栅覆盖的所述体区表面用于形成连接源漏的沟道。

所述源端结构形成于所述多晶硅栅的第一侧的高压P阱的表面；所述漏端结构形成于所述多晶硅栅的第二侧的高压P阱的侧面。