[发明专利]一种射频开关的堆叠电路及射频开关

说明书

技术领域

本发明涉及通信领域，特别是涉及一种射频开关的堆叠电路及射频开关。

背景技术

随着移动通信技术的发展，出现了多种通信标准并存的局面，因此，移动终端会集成多个模式和频段的射频功率放大器，并通过射频开关选择所需的功率放大器，建立信号的发射通道，以实现在不同通信网络间切换。射频开关由开关核和开关控制器构成，开关核包括多条堆叠电路，每条堆叠电路均由多个晶体管支路串联而成。由于堆叠电路两侧的晶体管支路承受的电压更高，所以两侧的晶体管更容易损坏、同时还会因为各个晶体管的承压不均匀而导致堆叠电路的耐压能力降低。

参照图1，堆叠电路中包括依次串联的第一晶体管支路、第二晶体管支路直至第N晶体管支路，第一晶体管支路中的晶体管的源或漏极极作为堆叠电路的输入端与射频输入模块的输出端连接，第N晶体管支路中的晶体管的漏极作为堆叠电路的输出端与射频输出模块的输入端连接，N个晶体管支路中的晶体管的栅极相互连接，其公共端与偏置模块的第一输出端连接，N个晶体管支路中的晶体管的衬底相互连接，其公共端与偏置模块的第二输出端连接。现有技术一般是通过在每个晶体管支路中的晶体管的栅源之间和/或栅漏之间都补偿一定大小的前馈电容C_FFC，使每个堆叠电路中各个晶体管承受的电压均匀。但是随着更多通信模式和频段被集成到单个移动终端，射频开关中需要的堆叠电路持续增多，使用现有技术中的方案会占用很大的芯片面积，同时还会引入显著的寄生电容，甚至可能会造成射频开关故障。

因此，如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。

发明内容

本发明的目的是提供一种射频开关的堆叠电路，在保证芯片尺寸大小一样的前提下，通过增大堆叠电路中两侧的晶体管尺寸，降低其承受的高电压，不会引入新的寄生电容，同时使得堆叠电路中各个晶体管的分压更加均匀，从而提升堆叠电路的耐压能力，提高了射频开关的使用寿命。本发明的另一目的是提供一种射频开关。

为解决上述技术问题，本发明提供了一种射频开关的堆叠电路，所述射频开关包括偏置模块、射频输入模块和射频输出模块，所述堆叠电路包括依次串联的第一晶体管支路、第二晶体管支路直至第N晶体管支路，每条所述晶体管支路包括晶体管，N为不小于3的整数，其中：

所述第一晶体管支路中的晶体管的尺寸和第N晶体管支路中的晶体管的尺寸均大于其他所述晶体管支路中的晶体管的尺寸。

优选的，每条所述晶体管支路还包括第一电阻，所述第一电阻的第一端与所述偏置模块的第一输出端连接，所述第一电阻的第二端与其所在晶体管支路中的晶体管的栅极连接。

优选的，所述第一晶体管支路中的第一电阻的阻值和第N晶体管支路中的第一电阻的阻值均大于其他所述晶体管支路中的第一电阻的阻值。

优选的，每条所述晶体管支路还包括第二电阻，所述第二电阻的第一端与其所在晶体管支路中的晶体管的衬底连接，所述第二电阻的第二端与所述偏置模块的第二输出端连接。

优选的，所述第一晶体管支路中的第二电阻的阻值和第N晶体管支路中的第二电阻的阻值均大于其他所述晶体管支路中第二电阻的阻值。

优选的，每条所述晶体管支路还包括前馈电容，所述前馈电容的第一端与其所在晶体管支路中的晶体管的栅极及所述第一电阻的第二端连接，所述前馈电容的第二端与其所在的所述晶体管之路中的晶体管的源/漏极连接。

优选的，N个所述晶体管支路中的前馈电容的电容值由两侧向中间呈比例递减。

优选的，N个所述晶体管支路中的电阻的阻值由两侧向中间呈比例递减。

优选的，N个所述晶体管支路中的晶体管的尺寸由两侧向中间呈比例递减。

为了解决上述技术问题，本发明还提供了一种射频开关，包括上述的堆叠电路。

本发明提供的一种射频开关的堆叠电路，射频开关包括偏置模块、射频输入模块和射频输出模块，堆叠电路包括依次串联的第一晶体管支路、第二晶体管支路直至第N晶体管支路，每条晶体管支路包括晶体管，N为不小于3的整数，其中：第一晶体管支路中的晶体管的尺寸和第N晶体管支路中的晶体管的尺寸均大于其他晶体管支路中的晶体管的尺寸。

可见，在实际应用中采用本申请的方案，在保证芯片尺寸大小一样的前提下，通过增大堆叠电路中两侧的晶体管尺寸，使得两侧晶体管自身的栅源电容和栅漏电容增大，从而降低其承受的高电压，不会引入新的寄生电容，同时使得堆叠电路中各个晶体管的分压更加均匀，从而提升堆叠电路的耐压能力，提高了射频开关的使用寿命。