[发明专利]一种三维存储器及其制备方法

说明书

技术领域

本申请涉及半导体技术领域，更具体地说，涉及一种三维存储器及其制备方法。

背景技术

存储器(Memory)是现代信息技术中用于保存信息的记忆设备。随着各类电子设备对集成度和数据存储密度的需求的不断提高，普通的二维存储器很难做到进一步提高其集成度和数据存储密度，因此，三维(3D)存储器应运而生。

三维NAND(与非)存储器是三维闪速存储器的一种，参考图1，图1为一种三维存储器的剖面结构示意图，该三维存储器主要由衬底10、多个阵列结构、位于相邻阵列结构之间的共用源极26和位于衬底内部的共用源线11(Common Source Line，CSL)构成，在图1中，标号27表示隔离层，24表示多晶硅介质层，25表示多晶硅层，多晶硅层和多晶硅介质层共同构成沟道结构，21表示金属栅，22表示存储介质层，23表示第一介质层。

现有技术中通常由钨金属电极作为共用源极以引出衬底内部的共用源线，但是由于金属钨本身具有较大的应力，给三维存储器带来了较大的应力，并且钨金属电极与相邻阵列结构之间的隔离层也很难形成一个良好的界面接触，导致三维存储器的击穿电压较低，给三维存储器的电学性能造成了不良的影响。

发明内容

为解决上述技术问题，本发明提供了一种三维存储器及其制备方法，以实现降低共用源极对器件本身造成的应力，并且改善共用源极与相邻的阵列结构之间的界面结构的目的，以提升三维存储器的击穿电压，提升三维存储器的电学性能。

为实现上述技术目的，本发明实施例提供了如下技术方案：

一种三维存储器，包括：

衬底；

位于所述衬底表面的多个阵列结构，每两个相邻的阵列结构之间设置有共用源极，相邻的阵列结构和共用源极之间设置有隔离层；

位于所述衬底内部的共用源线，所述共用源极在所述衬底表面的投影完全覆盖所述共用源线表面；

所述共用源极包括钨金属电极和缓冲导电层，其中，所述钨金属电极覆盖所述缓冲导电层背离所述衬底一端，所述缓冲导电层至少覆盖所述钨金属电极朝向相邻所述阵列结构的两侧。

可选的，所述缓冲导电层由单晶硅、多晶硅、金属硅化物和金属氮化物中的一种或多种材料构成。

可选的，所述缓冲导电层覆盖所述钨金属电极朝向相邻所述阵列结构的两侧表面和所述共用源线表面。

可选的，所述阵列结构包括：

位于所述衬底表面平行排列的多个硅立柱和堆叠结构，所述硅立柱包括多晶硅介质层和包裹所述多晶硅介质层的多晶硅层。

可选的，所述堆叠结构包括：

位于所述硅立柱两侧的多层字线电极、多层第一介质层和多层存储介质层，多层所述字线电极和第一介质层交替堆叠设置，所述存储介质层位于所述字线电极和所述硅立柱之间，且与所述衬底接触。

可选的，所述堆叠结构包括：

位于所述硅立柱两侧、与所述硅立柱延伸方向相同的存储介质层；

位于所述存储介质层两侧的字线电极。

一种三维存储器的制备方法，包括：

提供衬底，所述衬底表面形成有多个阵列单元，所述阵列单元之间设有暴露出所述衬底的沟槽；

在所述沟槽中暴露出来的衬底中形成共用源线；

刻蚀去除所述阵列单元中的牺牲层，并在原牺牲层所在位置形成存储介质层，以获得阵列结构；

在所述共用源线背离所述衬底一侧沉积共用源极，所述共用源极包括钨金属电极和缓冲导电层，其中，所述钨金属电极覆盖所述缓冲导电层背离所述衬底一端，所述缓冲导电层至少覆盖所述钨金属电极朝向相邻所述阵列结构的两侧。

可选的，所述在所述共用源线背离所述衬底一侧沉积共用源极包括：

在所述沟槽朝向相邻的阵列结构的两侧表面沉积缓冲导电层；

在所述沟槽的缓冲导电层之间沉积钨金属层，以形成钨金属电极，所述钨金属电极覆盖所述缓冲导电层背离所述衬底一端。

可选的，所述在所述共用源线背离所述衬底一侧沉积共用源极包括：

在所述沟槽的共用源线表面沉积钨金属层，以形成钨金属电极，所述钨金属电极与相邻的阵列结构之间具有缝隙；

在所述钨金属电极与相邻的阵列结构之间的缝隙中沉积缓冲导电层，所述钨金属电极覆盖所述缓冲导电层背离所述衬底一端。

可选的，所述在所述共用源线背离所述衬底一侧沉积共用源极包括：

在所述沟槽中沉积缓冲导电层，所述缓冲导电层覆盖所述沟槽朝向相邻所述阵列结构的两侧表面和所述共用源线表面；