[发明专利]一种三维存储器台阶部位填充方法及三维存储器

说明书

技术领域

本发明涉及闪存存储器领域，更具体来说，涉及一种三维存储器的台阶部 位填充方法，以及相应的三维存储器结构。

背景技术

由于传统平面结构的NAND存储器已经接近了存储容量扩展的极限，因而， 为了进一步提高存储容量，近年来提出了采用三维数据存储元件结构的3D NAND 存储器。

在3D NAND存储器当中，具有垂直堆叠的多层导电层和绝缘层构成的数据 存储元件，一般也将该垂直堆叠的多层数据存储元件称之为台阶。该台阶部位 之上要填充形成一绝缘层，并且该绝缘层需具有平坦化的顶面。现有技术中， 该绝缘层可由高密度等离子体(HDP)层、正硅酸四乙酯(TEOS)层以及附加的 掩蔽级(masking level)构成。

在3D NAND存储器的台阶部位之上填充形成绝缘层的现有工艺过程如图1A 和图1B所示。首先，如图1A所示，在该台阶101之上依次填充形成HDP层102、 TEOS层103以及附加的掩蔽级104。进而，执行化学机械抛光(CMP)刮除工序， 去除多余的层结构，实现顶面平坦化，执行CMP刮除之后所得的结构如图1B所 示。

现有技术的不足之处在于：第一，上述填充绝缘层的工艺流程较为复杂， 且需要生成附加的掩蔽级，导致生产成本增加。第二，由于CMP刮除工序中基 准线的精确性有限等原因，导致制成品不良率增大，如图1B中圆圈的区域即为 缺陷区域。第三，在图1B所示结构的基础上，再通过刻蚀工序实现与台阶结构 的接触时，刻蚀很容易在所述HDP层发生中断，造成与台阶结构的接触不良。

发明内容

为了克服现有技术中的上述缺陷，本发明提供一种三维存储器的台阶部位 填充方法，以及三维存储器结构。

本发明的技术方案如下：

一种三维存储器的台阶部位填充方法，其特征在于，包括以下步骤：

在由多层数据存储元件所形成的层叠结构的顶部沉积一截止层；

使所述层叠结构形成台阶部位，并且以第一氧化层填充所述台阶部位；

对所述第一氧化层进行CMP处理，直至到达所述截止层时截止；

去除所述截止层；

在所述台阶部位和第一氧化层填充区域的顶面形成第二氧化层；以及

对第二氧化层上表面进行平坦化处理。

优选的，沉积的所述截止层的厚度范围为200-5000A。

优选的，通过湿法去除工艺去除所述截止层。

优选的，在所述台阶部位和第一氧化层填充区域的顶面所形成的所述第二 氧化层的厚度范围是500-50000A。

优选的，通过CMP抛光工艺对所述第二氧化层进行平坦化。

一种三维存储器结构，其特征在于，包括：

衬底；

由多层数据存储元件层叠形成的台阶部位；

填充所述台阶部位的第一氧化层；以及

处于所述台阶部位和第一氧化层填充区域的顶面上的第二氧化层。

优选的是，所述第二氧化层的顶面经过平坦化。

本发明的优点在于：三维存储器台阶部位填充工艺流程得到了明显的简 化；由于省略了现有技术中所需的掩蔽级以及HDP层，因而成本有显著降低； 而且，该工艺流程降低了由于CMP刮除工序带来的不良品率，改善了台阶区域 接触块的刻蚀问题。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领 域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并 不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的 部件。在附图中：

附图1A-1B示出了在三维存储器的台阶部位之上填充绝缘层的现有工艺；

附图2根据本发明实施方式的三维存储器台阶部位填充工艺流程图；

附图3A-3F为根据本发明实施方式的三维存储器台阶部位填充工艺各阶段 的结构示意图。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示 了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不 应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻 地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

根据本发明的实施方式，提出一种三维存储器的台阶部位填充方法，以及 三维存储器结构。