[发明专利]高电源电压低功耗低压差线性稳压器

说明书

本发明涉及集成电路技术。本发明解决了现有低压差线性稳压器功耗较大的问题，提供了一种高电源电压低功耗低压差线性稳压器，其技术方案可概括为：高电源电压低功耗低压差线性稳压器，包括外部电源输入端、电压输出端、PMOS管一、PMOS管二、JFET耐压管一、JFET耐压管二、NMOS管、NPN管一、NPN管二、二极管、电容、电阻一、电阻二、电阻三及电阻四。本发明的有益效果是，避免使用误差放大器，电路结构简单，功耗较小，由于使用了JFET耐压管一及JFET耐压管二，从而可以在高电源电压下工作，适用于低压差线性稳压器。

技术领域

本发明涉及集成电路技术，特别涉及低压差线性稳压器。

背景技术

低压差线性稳压器(Low Dropout Regulator，LDO)作为现代电源管理芯片的主要组成部分，是一个自功耗很低的微型片上系统，它通常由具有极低导通电阻R_DS(ON)的MOS调整管、基准电源、误差放大器和各种保护电路等功能模块集成在同一个芯片上而成的。其特点在于工作过程中没有开关动作，噪声比较低且整个单元设计简单，元件数目少，整个芯片面积小便于集成。LDO的主要技术指标包括：压差，线性调整率，负载调整率，电源抑制比(Power Supply Rejection,PSR)，负载瞬态响应等。

LDO基本结构如图1所示，由误差放大器A1、基准电压BG、功率管M1、电阻一R1、电阻二R2、等效寄生电阻R及电容C构成；其中误差放大器A1通过放大反馈电压与基准电压的差值，调节功率管M1的栅极电压，从而增大或减小功率管M1提供的电流为电容C充放电，从而稳定输出电压V_OUT。但是这种结构复杂，功耗较大，使用到了误差放大器，基准电压这两个模块，这两个模块中的晶体管数目很多，并且，这种结构难以适用于高电源电压下。

发明内容

本发明的目的是解决目前低压差线性稳压器功耗较大的问题，提供一种高电源电压低功耗低压差线性稳压器。

本发明解决其技术问题，采用的技术方案是，高电源电压低功耗低压差线性稳压器，包括外部电源输入端及电压输出端，其特征在于，还包括PMOS管一、PMOS管二、JFET耐压管一、JFET耐压管二、NMOS管、NPN管一、NPN管二、二极管、电容、电阻一、电阻二、电阻三及电阻四，所述PMOS管一的源极、PMOS管二的源极及NMOS管的漏极都与外部电源输入端连接，PMOS管一的漏极与自身栅极连接，且与PMOS管二的栅极及JFET耐压管一的漏极连接，PMOS管二的漏极与JFET耐压管二的漏极连接，且与NMOS管的栅极及二极管的负极连接，JFET耐压管一的栅极与JFET耐压管二的栅极连接，且接地，JFET耐压管一的源极与NPN管一的集电极连接，JFET耐压管二的源极与NPN管二的集电极连接，NPN管一的发射极与电阻一的一端连接，电阻一的另一端与NPN管二的发射极连接，且通过电阻二接地，二极管的正极与NMOS管的源极连接，且与电阻三的一端连接，电阻三的另一端通过电阻四接地，且与NPN管一的基极及NPN管二的基极连接，电压输出端与NMOS管的源极连接，且通过电容接地。

具体的，所述PMOS管一及PMOS管二均为增强型PMOS管；所述NMOS管为增强型NMOS管。

本发明的有益效果是，通过上述高电源电压低功耗低压差线性稳压器，可以看出，其避免使用误差放大器，电路结构简单，功耗较小，由于使用了JFET耐压管一及JFET耐压管二，从而可以在高电源电压下工作。

附图说明

图1为传统的低压差线性稳压器的电路示意图；

图2为本发明的高电源电压低功耗低压差线性稳压器的电路示意图；