[发明专利]一种密码攻击方法、装置及异构加速平台

说明书

本发明公开了一种密码攻击方法、装置及异构加速平台，该方法应用于包括CPU端和FPGA端的异构平台，包括：FPGA端读取预存储的彩虹表和待攻击密文数据；FPGA端根据预设密码攻击算法，对待攻击密文数据进行并行处理，得出待选密码数据；FPGA端根据预设匹配算法，将待选密码数据与彩虹表进行匹配，寻找出备选密码；FPGA端向CPU端返回完成信号。可见，本申请利用FPGA进行密码攻击算法的硬件加速，且FPGA并行执行密码攻击算法，提高了算法的并行度，改善算法执行时的吞吐率性能，进而提升了基于彩虹表的密码攻击算法的性能。进一步地，FPGA端冗余细粒化并行，使得硬件成本较低。

技术领域

本发明涉及可重构计算技术领域，特别涉及一种攻击方法、装置及异构加速平台。

背景技术

随着信息时代数据量的暴增，信息和数据的隐私安全严重影响人们的生活和工作。密码认证是目前应用较广泛的身份认证和系统保护方法。

密码一般可以包括口令和密钥，具体应用中，口令过短、字符单一等缺陷容易导致安全漏洞。密钥和口令往往会成为彩虹表攻击的主要对象。

为了保护信息系统和用户身份认证安全，系统需要识别弱密码并给予标记。目前，在通过密文和彩虹表识别弱密码或攻击密码时，理论算法和程序存在性能瓶颈。

发明内容

本发明的目的是提供一种密码攻击方法、装置及异构加速平台，以解决现有彩虹表识别密码时存在性能瓶颈的问题。

为解决上述技术问题，本发明提供如下技术方案：

一种密码攻击方法，应用于包括CPU端和FPGA端的异构平台，包括：

所述FPGA端读取预存储的彩虹表和待攻击密文数据；

所述FPGA端根据预设密码攻击算法，对所述待攻击密文数据进行并行处理，得出待选密码数据；

所述FPGA端根据预设匹配算法，将所述待选密码数据与所述彩虹表进行匹配，寻找出备选密码；

所述FPGA端向所述CPU端返回完成信号。

可选地，在所述FPGA端读取预存储的彩虹表和待攻击密文数据之前，还包括：

所述CPU端将所述彩虹表和所述待攻击密文数据通过预设接口传输至所述FPGA端的缓存区；设置所述FPGA端的运行参数；根据所述运行参数，向所述FPGA端发送启动指令。

可选地，所述FPGA端根据预设匹配算法，将所述待选密码数据与所述彩虹表进行匹配，寻找出备选密码，包括：

所述FPGA端根据所述预设匹配算法，将与所述彩虹表匹配成功的所述待选密码数据标记为真，作为所述备选密码。

可选地，在所述FPGA端向所述CPU端返回完成信号之后，还包括：

所述CPU端从所述FPGA端的所述缓存区读取所述备选密码。

可选地，所述预设接口为PCI-E接口，所述缓存区为DDR3；所述预设密码攻击算法为使用OpenCL语言描述的算法。

一种密码攻击装置，应用于包括CPU端和FPGA端的异构平台，包括集成于所述FPGA端的第一读取模块、处理模块、匹配模块及返回模块；

所述第一读取模块用于读取预存储的彩虹表和待攻击密文数据；

所述处理模块用于根据预设密码攻击算法，对所述待攻击密文数据进行并行处理，得出待选密码数据；

所述匹配模块用于根据预设匹配算法，将所述待选密码数据与所述彩虹表进行匹配，寻找出备选密码；

所述返回模块用于向所述CPU端返回完成信号。