[发明专利]提高沟道通孔均一性的三维存储器形成方法

说明书

本发明提供一种提高沟道通孔均一性的三维存储器形成方法，属于半导体技术领域。所述方法包括：提供含有衬底和叠层结构的主体结构，叠层结构形成于衬底上；在叠层结构上形成顶层选择门；在含有顶层选择门的叠层结构上形成沟道通孔，使每个顶层选择门对应预设列的沟道通孔，并将远离顶层选择门的最外侧的两列沟道通孔作为虚拟孔；对虚拟孔依次进行氧化物填充、刻蚀、金属填充工艺，形成栅极线。本发明中的方法，最终形成的各沟道通孔大小均匀，有效的解决了现有的9孔沟道通孔阵列非均一性问题。

技术领域

本发明涉及半导体技术领，尤其涉及一种提高沟道通孔均一性的三维存储器形成方法。

背景技术

随着对集成度和存储容量需求的不断发展，三维存储器应运而生。三维存储器是一种基于平面存储器的新型产品，其主要特色是将平面结构转换为立体结构，来大大节省晶片面积。

目前，64层的三维存储器，通常是一个顶层选择门对应9列沟道通孔的结构，简称“9孔沟道通孔阵列(9-Hole Array Channel Hole)”其俯视图如图1所示，并将远离顶层选择门的最外侧的两列沟道通孔，即靠近栅极线(Gate-line Slite)的两行沟道通孔称为“外孔”，将除外孔外的沟道通孔称为“内孔”。然而，在刻蚀形成沟道通孔的过程中，由于模式密度差异导致等离子体非均匀分布，使得刻蚀过程中常常出现偏斜问题；为避免该倾斜问题，刻蚀过程中所使用的光刻板采用外孔比内孔要大5％～10％的设计，对应形成的外孔看起来也内孔要小5％～10％；然而，该方式并未彻底解决上述倾斜问题，沟道通孔仍然会受到损害，并且形成的9孔沟道通孔阵列具有外-内非均一性问题。

发明内容

为解决现有技术的不足，本发明提供一种提高沟道通孔均一性的三维存储器形成方法，包括：

提供含有衬底和叠层结构的主体结构，所述叠层结构形成于所述衬底上；

在所述叠层结构上形成顶层选择门；

在含有顶层选择门的叠层结构上形成沟道通孔，使每个顶层选择门对应预设列的沟道通孔，并将远离顶层选择门的最外侧的两列沟道通孔作为虚拟孔；

对所述虚拟孔依次进行氧化物填充、刻蚀、金属填充工艺，形成栅极线。

可选地，所述叠层结构，具体为：多层交错堆叠的氧化物层和氮化物层，所述氮化物层形成于相邻的氧化物层之间。

可选地，所述在所述叠层结构上形成顶层选择门，具体包括：

刻蚀所述叠层结构形成凹槽；

对所述凹槽进行氧化物填充形成顶层选择门，并形成覆盖所述叠层结构上表面的第一氧化物层。

可选地，所述在含有顶层选择门的叠层结构上形成沟道通孔，使每个顶层选择门对应预设列的沟道通孔，具体包括：

在所述第一氧化物层上形成硬掩膜层，所述硬掩膜层自上至下包括：第一硬掩膜层、第二硬掩膜层和第三硬掩膜层；并在所述第一硬掩膜层上形成第一光阻层，对所述第一光阻层进行图案化处理至呈现所述第一硬掩膜层的上表面，并形成第一图案，使每个顶层选择门对应11列所述第一图案；

以所述第一光阻层为掩膜，刻蚀所述第一硬掩膜层和所述第二硬掩膜层形成与所述第一图案对应的开口，并去除所述第一光阻层；

以含有开口的第一硬掩膜层和含有开口的第二硬掩膜层为掩膜进行刻蚀形成沟道通孔，并去除所述含有开口的第一硬掩膜层和部分所述含有开口的第二硬掩膜层；

去除剩余的所述含有开口的第二硬掩膜层及所述沟道通孔中的聚合物，并进行清洗。

可选地，采用湿法刻蚀工艺去除所述第一光阻层；采用干法刻蚀工艺去除所述含有开口的第一硬掩膜层；采用灰化工艺去除部分所述含有开口的第二硬掩膜层；采用湿法刻蚀工艺去除所述沟道通孔中的聚合物。