[发明专利]测试结构及其制造方法

说明书

本申请公开了一种测试结构及其制造方法，涉及半导体技术领域。所述方法包括：提供顶部晶圆结构，所述顶部晶圆结构包括：顶部晶圆和在所述顶部晶圆的底部彼此间隔开的多个第一焊盘；提供底部晶圆结构，所述底部晶圆结构包括：底部晶圆和在所述底部晶圆的顶部彼此间隔开的多个第二焊盘，相邻的两个第二焊盘中的至少一个第二焊盘的侧面具有绝缘层；将所述多个第一焊盘与所述多个第二焊盘通过共晶键合的方式键合，其中每个第一焊盘与一个第二焊盘键合，从而形成多个焊盘。本申请可以改善键合后的焊盘相连的问题。

技术领域

本申请涉及半导体技术领域，尤其涉及一种测试结构及其制造方法。

背景技术

晶圆验收测试(WAT test)是在晶圆完成所有制程工艺后，针对晶圆上的各种测试结构所进行的电性测试。

微机电系统(MEMS)惯性传感器等MEMS传感器具有将两个晶圆共晶键合的工艺。在顶部晶圆和底部晶圆的划片道中具有测试结构，将顶部晶圆和底部晶圆共晶键合后形成键合后的测试结构，然后可以对键合后的测试结构进行WAT测试。

然而，本申请的发明人发现，对键合后的测试结构进行WAT测试时，WAT测试失败的情况比较多。

发明内容

本申请的一个目的在于提供一种测试结构及其制造方法，能够改善键合后的焊盘相连的问题，进而改善WAT测试失败的问题。

根据本申请的一方面，提供了一种测试结构的制造方法，包括：提供顶部晶圆结构，所述顶部晶圆结构包括：顶部晶圆和在所述顶部晶圆的底部彼此间隔开的多个第一焊盘；提供底部晶圆结构，所述底部晶圆结构包括：底部晶圆和在所述底部晶圆的顶部彼此间隔开的多个第二焊盘，相邻的两个第二焊盘中的至少一个第二焊盘的侧面具有绝缘层；将所述多个第一焊盘与所述多个第二焊盘通过共晶键合的方式键合，其中每个第一焊盘与一个第二焊盘键合，从而形成多个焊盘。

在一个实施例中，侧面具有绝缘层的第二焊盘具有沟槽。

在一个实施例中，所述沟槽的侧壁上具有绝缘层。

在一个实施例中，所述沟槽的底部高于所述底部晶圆的顶部。

在一个实施例中，每个第二焊盘的侧面均具有绝缘层；所述提供底部晶圆结构的步骤包括：提供所述底部晶圆；在所述底部晶圆上形成焊盘材料层；对所述焊盘材料层进行图案化，以在焊盘区域形成多个初始第二焊盘；在所述初始第二焊盘的侧面形成绝缘层；对所述初始第二焊盘进行刻蚀，以形成所述沟槽，从而形成所述第二焊盘。

在一个实施例中，每个第二焊盘的侧面均具有绝缘层；所述提供底部晶圆结构包括：提供所述底部晶圆；在所述底部晶圆上形成焊盘材料层；对所述焊盘材料层进行图案化，以形成具有所述沟槽的所述第二焊盘；在所述第二焊盘的侧面以及所述沟槽的侧壁上形成绝缘层。

在一个实施例中，所述第一焊盘所占所述顶部晶圆的面积小于所述第二焊盘所占所述底部晶圆的面积。

在一个实施例中，所述沟槽包括多个延伸方向基本平行的沟槽。

在一个实施例中，所述绝缘层的材料包括下列中的一种或多种：硅的氧化物、硅的氮化物、硅的氮氧化物。

在一个实施例中，所述焊盘包括两种金属元素；或所述焊盘包括金属元素和半导体元素。

在一个实施例中，所述顶部晶圆和所述底部晶圆中的一个中形成有微机电系统传感器。

根据本申请的另一方面，提供一种测试结构，包括：顶部晶圆；底部晶圆，位于所述顶部晶圆下方；和多个焊盘，用于连接所述顶部晶圆和所述底部晶圆；其中，相邻的两个焊盘中的至少一个焊盘的侧面具有绝缘层。

在一个实施例中，侧面具有绝缘层的焊盘中嵌入有分隔开的绝缘层。

在一个实施例中，焊盘中嵌入的绝缘层的底部高于所述底部晶圆的顶部。