[发明专利]一种阵列基板及其制作方法、显示装置

说明书

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。

背景技术

薄膜晶体管液晶显示器(ThinFilmTransistor Liquid Crystal Display，简称TFT-LCD)通常包括阵列基板、彩膜基板以及位于二者之间的液晶层；其中，阵列基板的显示区域包括多个由横纵交叉的栅线和数据线界定的子像素，在显示区域内横纵交叉的栅线和数据线分别通过扇出(Fanout)区内的栅信号线引线和数据信号线引线引出并与集成电路芯片(Integrated Circuit，IC)绑定连接。

在显示器开机瞬间，通过栅线的电信号会发生急剧变化，从而会在Fanout区对应栅信号线引线位置处的黑矩阵(Black Matrix，简称BM)上产生大量的感应电荷，大量的感应电荷经过BM扩散进入显示区域后，会在显示区域的边缘产生附加电场并使得显示区域边缘位置处的液晶分子发生相应的偏转，导致在显示区域边缘产生开机白线的现象，影响显示效果。

为了避免显示器在开机时产生开机白线影响显示，通常在Fanout区栅信号线引线的对应上方增设屏蔽层，通过屏蔽层的屏蔽，阻止在栅线电信号急剧变化时在上方BM上产生感应电荷。当Fanout区内栅信号线引线和数据信号线引线为双层走线结构时，即栅信号线引线和数据信号线引线不同层，二者之间通常相隔一个绝缘层，栅信号线引线与屏蔽层的距离和数据信号线引线和屏蔽层的距离相差较大，电容的计算公式：

其中，ε为常数，S为与电容极板的正对面积，d为与电容极板的距离，k为静电力常量。

由电容的计算公式(1)可知，栅信号线引线与屏蔽层之间产生的电容值与数据信号线引线与屏蔽层之间产生的电容值差异较大，甚至可以达到相差一倍以上，电容值的差异会造成信号传输延迟时间不同，因此，容易由于两行之间信号打开关闭的时间差异大而导致显示中出现横条纹现象，严重影响显示效果，降低产品品质。

发明内容

本发明实施例提供一种阵列基板及其制作方法、显示装置，能够解决现有技术中，由于屏蔽层与第一信号线引线之间的距离和与第二信号线引线之间的距离差异较大而导致信号传输延迟时间不同，进而在显示中会产生横条纹的问题。

为达到上述目的，本发明的实施例采用如下技术方案：

本发明实施例的一方面，提供一种阵列基板，包括显示区域以及显示区域以外的走线区域，阵列基板包括衬底基板，在衬底基板上依次设置第一导电层、第一绝缘层、第二导电层、第二绝缘层和位于走线区域的屏蔽层，第一导电层包括走线区域的第一信号线引线，第二导电层包括位于走线区域的第二信号线引线，第一信号线引线与第二信号线引线的正投影不重叠。第一信号线引线到屏蔽层的垂直距离与第二信号线引线到屏蔽层的垂直距离之间的差值小于第一绝缘层的厚度。

优选的，第一信号线引线到屏蔽层的垂直距离与第二信号线引线到屏蔽层的垂直距离相等。

优选的，第二绝缘层包括减薄区域，减薄区域至少设置在与第一信号线引线的正投影相对应的位置，且不设置在与第二信号线引线的正投影相对应的位置。

优选的，第二绝缘层在减薄区域的厚度为0。

进一步的，本发明实施例的阵列基板，还包括设置在第二绝缘层与第一绝缘层之间且对应减薄区域的刻蚀阻止图案。

优选的，刻蚀阻止图案为不导电介质，第一信号线引线到屏蔽层的垂直距离包括刻蚀阻止图案的厚度。

优选的，刻蚀阻止图案与位于阵列基板的显示区域内的有源层图案同层同材料。

可选的，刻蚀阻止图案为导电材料，屏蔽层包含刻蚀阻止图案。

优选的，刻蚀阻止图案与位于阵列基板的显示区域内的像素电极图案同层同材料。

可选的，在第二导电层与屏蔽层之间还设置有不导电介质层，不导电介质层至少设置在与第二信号线引线的正投影相对应的位置，且不设置在与第一信号线引线的正投影相对应的位置。

本发明实施例的另一方面，提供一种显示装置，包括上述任一项的阵列基板。

本发明实施例的再一方面，提供一种阵列基板的制作方法，包括，在衬底基板上依次形成第一导电层、第一绝缘层、第二导电层；其中，第一导电层包括走线区域的第一信号线引线、第二导电层包括走线区域的第二信号线引线，第一信号线引线与所述第二信号线引线的正投影不重叠。在衬底基板上，形成覆盖第二导电层的绝缘薄膜，并减薄绝缘薄膜对应于第一信号线引线正投影位置的部分，以得到具有减薄区域的第二绝缘层。在第二绝缘层上形成位于走线区域的屏蔽层。