[发明专利]一种数据压缩方法、系统及其CPU处理器

权利要求书

1.一种数据压缩方法，其特征在于，包括：

CPU处理器对数据压缩算法所需的任务进行划分，得到串行执行任务和并行执行任务；

所述CPU处理器将所述并行执行任务装载至硬件逻辑电路，并将所述并行执行任务所需的待压缩数据发送至所述硬件逻辑电路；

所述硬件逻辑电路利用所述并行执行任务对所述待压缩数据执行相应的并行任务，得到相应的并行任务处理结果，并将所述并行任务处理结果发送至所述CPU处理器；

所述CPU处理器利用所述串行执行任务对所述并行任务处理结果执行相应的串行任务，得到相应的串行任务处理结果。

2.根据权利要求1所述的数据压缩方法，其特征在于，还包括：

在所述数据压缩算法所需的任务全部执行完毕后，对垃圾数据进行清理处理。

3.一种CPU处理器，其特征在于，包括：

管理模块，用于对数据压缩算法所需的任务进行划分，得到串行执行任务和并行执行任务；

通信模块，用于将所述并行执行任务装载至硬件逻辑电路，并将所述并行执行任务所需的待压缩数据发送至所述硬件逻辑电路，以在所述硬件逻辑电路中利用所述并行执行任务对所述待压缩数据执行相应的并行任务，得到相应的并行任务处理结果；

串行模块，用于获取所述硬件逻辑电路发送的所述并行任务处理结果，利用所述串行执行任务对所述并行任务处理结果执行相应的串行任务，得到相应的串行任务处理结果。

4.根据权利要求3所述的CPU处理器，其特征在于，还包括：

数据清理模块，用于在所述数据压缩算法所需的任务全部执行完毕后，对垃圾数据进行清理处理。

5.一种数据压缩系统，其特征在于，包括如权利要求3或4所述的CPU处理器和硬件逻辑电路；其中，所述硬件逻辑电路包括：

并行模块，用于利用所述CPU处理器装载的并行执行任务对所述CPU处理器发送的待压缩数据执行相应的并行任务，得到相应的并行任务处理结果，并将所述并行任务处理结果发送至所述CPU处理器。

6.根据权利要求5所述的数据压缩系统，其特征在于，所述硬件逻辑电路为FPGA。

7.根据权利要求5所述的数据压缩系统，其特征在于，所述硬件逻辑电路为专用集成电路ASIC。

8.根据权利要求5至7任一项所述的数据压缩系统，其特征在于，所述硬件逻辑电路，还包括：

数据存储电路，用于对所述并行任务处理结果进行存储。