[发明专利]电子封装件及其制法

说明书

一种电子封装件及其制法，通过于中介板的上侧设有电子元件及形成有包覆该电子元件的第一封装层，且于该中介板的下侧设有多个导电元件及包覆所述导电元件的第二封装层，以于该电子封装件进行热循环时，该第一封装层的收缩力与该第二封装层的收缩力会相互抵销，而减缓该中介板翘曲情况。

技术领域

本发明有关一种半导体封装结构，尤指一种能减缓结构翘曲的电子封装件及其制法。

背景技术

随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。据此，目前应用于芯片封装领域的技术，例如芯片尺寸构装(Chip Scale Package，简称CSP)、芯片直接贴附封装(Direct Chip Attached，简称DCA)或多芯片模组封装(Multi－ChipModule，简称MCM)等覆晶型态的封装模组、或将芯片立体堆叠化整合为三维积体电路(3DIC)芯片堆叠技术等，藉以达到缩小芯片封装面积及缩短讯号传递路径的目的。

图1A至1B为现有三维集成电路芯片堆叠的封装结构1的制法的剖面示意图。如图1A所示，提供一硅中介板(Through Silicon interposer，简称TSI)10，该硅中介板10具有相对的置晶侧10a与转接侧10b、及连通该置晶侧10a与转接侧10b的多个导电硅穿孔(Through-silicon via，简称TSV)100，且该转接侧10b上形成有一重布线路结构101，再将半导体芯片19的电极垫190通过多个焊锡凸块102电性结合至该置晶侧10a上，并以底胶192包覆所述焊锡凸块102，且形成封装胶体18于该硅中介板10上，以包覆该半导体芯片19。接着，如图1B所示，于该重布线路结构101上通过多个如焊锡凸块的导电元件103电性结合封装基板17的焊垫170，并以另一底胶172包覆所述导电元件103。

惟，现有封装结构1的制法中，于图1A的制程中，该硅中介板10的置晶侧10a形成有封装胶体18，而该转接侧10b上仅形成有导电元件103，导致该封装胶体18于热循环过程中会产生一收缩力，致使图1A所示的结构发生严重的翘曲，导致后续于第1B所示的制程中，所述导电元件103无法准确对位结合该封装基板17的焊垫170，因而造成电性连接不良。

因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的种种缺失，本发明提供一种电子封装件，包括：中介板，其具有相对的第一侧与第二侧；电子元件，其设于该中介板的第一侧上；第一封装层，其形成于该中介板的第一侧上以包覆该电子元件；多个导电元件，其设于该中介板的第二侧上；以及第二封装层，其形成于该中介板的第二侧上以包覆所述导电元件，且令所述导电元件的部分表面外露出该第二封装层。

本发明复提供一种电子封装件的制法，包括：提供一具有相对的第一侧与第二侧的中介板，且于该中介板的第一侧上设置电子元件；于该中介板的第一侧上形成包覆该电子元件的第一封装层；于该中介板的第二侧上形成多个导电元件；以及于该中介板的第二侧上形成包覆所述导电元件的第二封装层，且令所述导电元件的部分表面外露出该第二封装层。

前述的电子封装件及其制法中，该第一封装层与第二封装层为环氧树酯所形成者，且该环氧树酯包含有树脂材及填充材，其中，该第一封装层的树酯材含量与该第二封装层的树酯材含量不同。例如，该第二封装层的树酯材含量大于第一封装层的树酯材含量。进一步地，该第一封装层与该第二封装层的填充材含量不相同，例如，该第一封装层的填充材含量大于该第二封装层的填充材含量。

前述的电子封装件及其制法中，该第一封装层的体积大于该第二封装层的体积。例如，该第一封装层的宽度等于该第二封装层的宽度。或者，该第一封装层的厚度大于该第二封装层的厚度。亦或，该第一封装层的厚度与该第二封装层的厚度的比值大于或等于1.3。

前述的电子封装件及其制法中，该第一封装层的宽度等于该中介板的宽度。

前述的电子封装件及其制法中，该第二封装层的宽度等于该中介板的宽度。