[发明专利]存储器控制器、存储器系统和操作存储器控制器的方法有效
申请号: | 201710790161.9 | 申请日: | 2017-09-05 |
公开(公告)号: | CN107977325B | 公开(公告)日: | 2022-12-13 |
发明(设计)人: | 金诗惠 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | G06F13/16 | 分类号: | G06F13/16 |
代理公司: | 北京铭硕知识产权代理有限公司 11286 | 代理人: | 王兆赓;张川绪 |
地址: | 韩国京畿*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储器 控制器 系统 操作 方法 | ||
1.一种存储器控制器,包括:
中央处理器CPU,从包括在主存储器中的多个存储体中选择存储体;
存储器,经由低延迟接口直接连接到所述CPU,其中,所述存储器存储与所选择的存储体相关联的第一扩展地址;
存储器管理单元MMU,经由低延迟接口直接连接到所述CPU,其中,所述MMU克隆第一扩展地址并且将克隆的第一扩展地址存储在第二扩展地址中;
其中,所述MMU包括:
监听逻辑,存储对应于第一扩展地址的第一地址,从所述CPU接收第二地址,比较第一地址与第二地址,并且响应于第一地址和第二地址的比较提供更新信号;
克隆寄存器,响应于更新信号,使用从所述CPU接收的输入数据更新存储在第二扩展地址中的地址。
2.如权利要求1所述的存储器控制器,其中,当更新信号使能时,克隆寄存器更新存储在第二扩展地址中的地址。
3.如权利要求1所述的存储器控制器,其中,所述监听逻辑包括:
寄存器,存储第一地址;
比较器,比较存储在所述寄存器中的第一地址和第二地址;
门,接收来自所述CPU的写信号和所述比较器的输出,并且输出更新信号。
4.如权利要求3所述的存储器控制器,其中,当第二地址与第一地址不相同时,所述比较器输出禁用信号;当第二地址与第一地址相同时,所述比较器输出使能信号。
5.如权利要求3所述的存储器控制器,其中,当所述比较器的输出和写信号二者使能时,所述门输出使能更新信号。
6.如权利要求3所述的存储器控制器,其中,所述门还从所述CPU接收片选信号,片选信号选择对应于第一扩展地址的存储器的区域;
当所述比较器的输出、写信号和片选信号使能时,所述门输出使能更新信号。
7.如权利要求3所述的存储器控制器,其中,所述门包括与门。
8.如权利要求1所述的存储器控制器,其中,响应于所述CPU将所选择的存储体从第一存储体改变为与第一存储体不同的第二存储体,所述存储器更新第一扩展地址,并且所述MMU更新存储在第二扩展地址中的地址。
9.如权利要求1所述的存储器控制器,其中,所述克隆寄存器包括用于保持存储在第二扩展地址中的数据的锁存器。
10.如权利要求1所述的存储器控制器,其中,所述存储器和所述MMU经由同一低延迟接口直接连接到所述CPU。
11.一种存储器系统,包括:
主存储器,包括多个存储体;
存储器控制器,控制所述主存储器的操作;
其中,所述存储器控制器包括:
中央处理器CPU,从所述多个存储体中选择存储体;
存储器,经由低延迟接口直接连接到所述CPU,其中,所述存储器存储与所选择的存储体相关联的第一扩展地址;
存储器管理单元MMU,经由低延迟接口直接连接到所述CPU,其中,所述MMU克隆第一扩展地址,并且将克隆的第一扩展地址存储在第二扩展地址中;
主存储器控制器,使用从第二扩展地址提取的地址来访问所选择的存储体,
响应于所述CPU将所选择的存储体从第一存储体改变为与第一存储体不同的第二存储体,所述存储器使用与第二存储体相关联的地址更新第一扩展地址,并且所述MMU使用用于更新第一扩展地址的地址来更新存储在第二扩展地址中的地址。
12.如权利要求11所述的存储器系统,其中,所述MMU包括:
监听逻辑,确定第一扩展地址是否已被更新以及存储在第二扩展地址中的地址是否已被更新;
克隆寄存器,将克隆的第一扩展地址存储在第二扩展地址中,并且输出从第二扩展地址提取的地址。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710790161.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:存储系统及其损耗均衡方法
- 下一篇:绘本识别方法及电子设备