[发明专利]薄膜晶体管阵列面板及相关制造方法

说明书

提供了一种薄膜晶体管阵列面板和相关制造方法。所述薄膜晶体管阵列面板包括晶体管，所述晶体管可以包括半导体、源电极、漏电极和栅电极。半导体可以包括第一掺杂区、第二掺杂区、源区、漏区和沟道区。沟道区设置在源区与漏区之间。第一掺杂区设置在沟道区与源区之间。第二掺杂区设置在沟道区与漏区之间。第一掺杂区的掺杂浓度低于源区的掺杂浓度。第二掺杂区的掺杂浓度低于漏区的掺杂浓度。源电极电连接到源区。漏电极电连接到漏区。栅电极与沟道区叠置。

本申请要求于2016年9月5日提交到韩国知识产权局的第10-2016-0114087号韩国专利申请的优先权和权益；所述韩国专利申请的全部内容通过引用包含于此。

技术领域

技术领域涉及晶体管(例如，薄膜晶体管)、薄膜晶体管阵列面板以及晶体管和/或薄膜晶体管阵列面板的制造方法。

背景技术

薄膜晶体管(TFT)可以用于诸如显示装置的电子装置。TFT可以包括连接到用于传输扫描信号的栅极线的栅电极、连接到用于将信号传输到像素电极的数据线的源电极、面对源电极的漏电极以及电连接到源电极和漏电极中的每个的半导体。

在此背景技术部分公开的上述信息用于增强对描述的技术的背景的理解。背景技术部分可以包含不形成对于本领域的普通技术人员来说在本国已知的现有技术的信息。

发明内容

实施例可以涉及晶体管(例如，薄膜晶体管)、薄膜晶体管阵列面板以及晶体管和/或薄膜晶体管阵列面板的制造方法。实施例可以防止晶体管的轻掺杂区中的不利的电流减小或者使晶体管的轻掺杂区中的不利的电流减小最小化。

实施例可以涉及一种薄膜晶体管阵列面板，所述薄膜晶体管阵列面板包括下面的元件：基底；下栅电极，设置在基底上并包括多晶硅；半导体，设置在下栅电极上并包括沟道区、分别设置在沟道区的相对侧处的源区和漏区、设置在沟道区与源区之间的第一轻掺杂区以及设置在沟道区与漏区之间的第二轻掺杂区；上栅电极，设置在半导体上；源电极，连接到半导体的源区；以及漏电极，连接到半导体的漏区。

薄膜晶体管阵列面板还可以包括设置在半导体与上栅电极之间的栅极绝缘层，其中，栅极绝缘层的宽度可以比上栅电极的宽度宽。

半导体可以包括氧化物半导体材料。

半导体的表面可以是结晶化的。

薄膜晶体管阵列面板还可以包括：钝化层，设置在半导体和上栅电极上；第一接触孔，形成在钝化层中以与半导体的源区叠置；第二接触孔，形成在钝化层中以与半导体的漏区叠置；第一虚设孔，形成在钝化层中以与半导体的第一轻掺杂区叠置；以及第二虚设孔，形成在钝化层中以与半导体的第二轻掺杂区叠置。

源电极可以通过第一接触孔连接到半导体的源区，并且漏电极可以通过第二接触孔连接到半导体的漏区。

第一轻掺杂区和第二轻掺杂区可以设置为与半导体的表面邻近。

实施例可以涉及一种薄膜晶体管阵列面板，所述薄膜晶体管阵列面板包括下面的元件：基底；半导体，设置在基底上并包括沟道区、分别设置在沟道区的相对侧处的源区和漏区、设置在沟道区与源区之间的第一轻掺杂区以及设置在沟道区与漏区之间的第二轻掺杂区；上栅电极，设置在半导体上；钝化层，设置在半导体和上栅电极上；第一接触孔，形成在钝化层中并暴露半导体的源区；第二接触孔，形成在钝化层中并暴露半导体的漏区；第一虚设孔，形成在钝化层中并暴露半导体的第一轻掺杂区；第二虚设孔，形成在钝化层中并暴露半导体的第二轻掺杂区；源电极，通过第一接触孔连接到半导体的源区；以及漏电极，通过第二接触孔连接到半导体的漏区。

第一轻掺杂区和第二轻掺杂区可以设置为与半导体的表面邻近。

半导体可以由氧化物半导体材料制成，并且半导体的表面可以是结晶化的。