[发明专利]一种双绞式共用中心电容阵列及其版图设计方法

说明书

本发明涉及一种双绞式共用中心电容阵列及其版图设计方法,该电容阵列为n个单位电容组成的行列电容阵列，以单位电容阵列的共用中心为原点，原点处对应通道为水平通道0，单位电容以水平通道0为对称线呈双绞式对称布局，每若干个单位电容组成一个有效位电容，有效位电容包括上极板和下级板，上级板连接地端线网“G”线，下级板连接信号端线网“S”线，偶数位水平通道布线连接有效位电容的上极板；奇数位水平通道布线连接有效位电容的下极板。本发明提高了电路的线性性能以及ADC的精度性能。

技术领域

本发明涉及一种半导体集成电路，特别是涉及一种双绞式共用中心电容阵列及其版图设计方法。

背景技术

在低功耗模数转换器(ADC)和开关电容电路中，片上单位电容的精度问题是影响电路性能的关键因素之一。例如，如图1所示，为逐次比较(SAR)ADC的电容阵列原理图，开关电容阵列作为逐次比较(SAR)ADC的子模数转换器(sub-DAC)，是影响ADC精度和速度的重要组成部分。

理想状况下，图中单位电容的值严格按照倍数比率递增。但在实际流片生产中，受到工艺角梯度变化(process gradients)，如氧化层厚度不均等因素的影响，单位电容值会出现系统失配(systematic mismatch)的现象，不能严格遵守倍数比率关系，从而影响SARADC的线性性能。

工艺角梯度引起的系统失配是无法避免的，为了将影响减至最小，需要将失配平均分配到每一个单位电容中。设计者通常在IC版图中采用螺旋式共用中心电容阵列布局法。

如图2所示，为现有的螺旋式共用中心电容阵列布局图。图2所示布局方法的不足之处在于，没有考虑布局(placement)之后的布线(routing)带来的影响。

如图3所示，为螺旋式布局法对信号耦合规则的违反示意图，S2路径的单位电容布线与地线形成交叉，在交叉点上形成对信号耦合的寄生电容，从而影响开关电容阵列的线性表现，以及影响SAR ADC的精度性能参数(INL/DNL)。

发明内容

本发明所要解决的技术问题是提供一种双绞式共用中心电容阵列及其版图设计方法，基于信号耦合规则的考虑，对单位电容按照双绞式共用中心阵列布局，并考虑了布线的方法，提高了电路的线性性能以及ADC的精度性能。

本发明解决上述技术问题的技术方案如下：

一种双绞式共用中心电容阵列，该电容阵列为n＝2^(M+N)个单位电容组成的2^M行2^N列电容阵列，以单位电容阵列的共用中心为原点，原点处对应通道为水平通道0，单位电容以水平通道0为对称线呈双绞式对称布局，若干个单位电容组成一个有效位电容，有效位电容包括上极板和下级板，上级板连接地端线网“G”线，下级板连接信号端线网“S”线，偶数位水平通道布线连接有效位电容的上极板；奇数位水平通道布线连接有效位电容的下极板。

本发明的有益效果是：本发明基于信号耦合规则的考虑，对电容阵列按照双绞式共用中心电容阵列布局，并考虑了布线的方法,对比于传统的螺旋式共用中心电容阵列布局，减小了信号耦合，提高了电路的线性性能以及ADC的精度性能。

在上述技术方案的基础上，本发明还可以做如下改进。

进一步，上级板为平直线；下级板为弧线。

进一步，一种逐次比较ADC电路，包括上述双绞式共用中心电容阵列。

进一步，一种可调增益放大器电路，包括上述双绞式共用中心电容阵列。

进一步，一种陷波滤波器电路，包括上述双绞式共用中心电容阵列。