[发明专利]一种基于3D封装的片内并联半桥模块

说明书

技术领域

本发明涉及半导体封装以及功率模块领域，具体地说是一种基于三维封装技术的，在模块片内实现芯片并联的，采用半桥拓扑结构的功率模块。

背景技术

近年来，绝缘栅双极型晶体管等电力电子器件的应用越来越广泛，与此同时，电动汽车、高速列车等中大功率应用场合对绝缘栅双极性晶体管功率变换器的性能提出了新的要求。

为了解决应用中的实际问题，新材料和新器件的探索一直没有止步。碳化硅作为一种有希望替代硅的新兴半导体材料，目前已经逐步投入了商业化运营。与广泛应用于功率模块的硅绝缘栅双极型晶体管（Si-IGBT）相比，碳化硅金属-氧化物半导体场效应管（SiC-MOSFET）具有一定的优势。但是由于碳化硅器件的尺寸难以增加，器件的通流能力受到了限制。因此，在碳化硅功率模块中需要采用MOSFET并联结构增加模块整体通流能力。但是，芯片并联可能带来模块热学性能和电学性能不均衡的问题。

功率模块设计的另一个重要问题是换流回路杂散电感。半桥模块的上桥臂晶体管和下桥臂二极管，上桥臂二极管和下桥臂晶体管，与电源分别构成一个换流回路。在传统设计中，二维封装应用普遍，但是在换流过程中，二维封装结构必须使用的引线键合技术，会引入很大的换流回路杂散电感。换流回路杂散电感在换流过程中会引起过冲电压，可能击毁器件或击穿绝缘层。对于宽禁带半导体器件来讲，由于开关频率增大，换流回路杂散电感对半桥模块的电学性能影响更大。

发明内容

本发明所要解决的技术问题是提供一种基于三维封装的片内互连的半桥模块结构。

本发明采用以下技术方案来实现：

在本发明中，为了减小换流回路杂散电感，使用三维封装结构，三层DBC堆叠，包括下层直接覆铜基板、中层直接覆铜基板、上层直接覆铜基板、晶体管模块、二极管模块、接线端子，以下用“DBC”代替“直接覆铜基板”，覆铜陶瓷基板，Centrotherm DBC（Direct Bonding Copper)。

其中，中层DBC和上层DBC采用二次刻蚀工艺，先后刻蚀出导电通路图案和导电卡子。下层DBC和中层DBC之间使用穿过中层DBC陶瓷层的通孔，实现电气连接。中层DBC和上层DBC之间的互连采用二次刻蚀的导电卡子实现。

进一步的，为了实现芯片并联，按照用户需要的相应功率要求，本发明按照需求设置晶体管和二极管的数量。

在该技术方案中，将半桥模块上桥臂的晶体管和二极管焊接在中层DBC的导电铜层图案上，半桥模块下桥臂的晶体管和二极管焊接在上层DBC的导电铜层图案上，焊接材料采用烧结纳米银。

进一步的，上桥臂晶体管、二极管和下桥臂晶体管、二极管分别采用并联连接。选定中层DBC板方向为铜层向前，发射极/源极（E/S）端子同侧向上。上桥臂晶体管、上桥臂二极管，下桥臂晶体管、下桥臂二极管分别分布在中层DBC的左下、右上、右下、左上位置。

进一步的，接线端通过DBC铜层引出，分别在模块两侧引出电源端（发射极/源极，集电极/漏极，负载输出极）和控制测试极（上桥臂晶体管控制极、下桥臂晶体管控制极，上桥臂晶体管测试极，下桥臂晶体管测试极）。

本发明相对于传统平面型半桥模块，优势有：

对于散热能力来讲，下层DBC和上层DBC面积很大，且相对平整，可以在双面均连接散热器，实现双面散热。

对于换流回路杂散电感来讲，使用三维封装结构，减小了换流回路的长度和换流回路包围的面积，从而减小了换流回路电感。仿真测试表明，采用三维封装结构，换流回路电感相对于平面型结构减小了90%。

对于并联均流特性来讲，该发明中各个芯片的距离较短，通过调节控制极的导电卡子位置，可以实现晶体管驱动信号的均衡，降低并联引起的电流不均问题。

附图说明

通过下面的附图，可以便于理解本发明的特点与优势：

图1是半桥模块电路拓扑图（晶体管以IGBT示意）。

图2是半桥模块寄生电感示意图（晶体管以IGBT示意）。

图3是半桥模块换流回路示意图（晶体管以IGBT示意）。

图4.1是本发明装配策略示意图。

图4.2是本发明装配结果示意图。

图5是本发明的垂直结构示意图（每个桥臂6个MOSFET，4个二极管）。

图6.1是本发明所述上层DBC刻蚀图案示意图（每个桥臂6个MOSFET，4个二极管）。

图6.2是本发明所述中层DBC刻蚀图案示意图（每个桥臂6个MOSFET，4个二极管）。