[发明专利]一种半导体存储器的器件结构

说明书

技术领域

本发明涉及集成电路技术领域，特别是涉及一种半导体存储器的器件结构。

背景技术

动态随机存储器(DRAM)是一种常用的半导体存储器件。由许多重复的存储单元组成。每个存储单元通常包括一个电容器和一个晶体管；晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连；字线上的电压信息号能够控制晶体管的打开或关闭，进而通过位线读取在电容器中的数据信息，或者通过位线将数据信息写入电容器中进行存储。数据以电荷形式存放在电容器之中，一般以无电荷代表“0”，有电荷代表“1”，反之亦可。通常，电容器及与其相联接的PN结有微弱的漏电，电荷随时间而变少，直至漏完，存入的数据便会丢失。因此动态随机存储器需要每隔2～4毫秒对单元电路存储的信息重写一次，这称为刷新。

现有的存储器中，如果在相邻的字线之间存在过度耦合，则锤击过程(Hammer process)会迫使存储单元向接入的设备漏电。尤其是在数据为“1”的存储单元与数据为“0”的存储单元相邻时，锤击过程中，电子很容易由数据为“0”的存储单元迁徙到数据为“1”的存储单元。这种相邻单元之间的漏电加速了存储单元的失效。

因此，实有必要寻求新的方法或器件结构以改善存储单元中阵列之间的漏电问题。

发明内容

鉴于以上所述现有技术，本发明的目的在于提供一种半导体存储器的器件结构，用于解决现有技术中的种种问题。

为实现上述目的及其他相关目的，本发明提供一种半导体存储器的晶体管结构，包括：

有源区，具有多个沟槽与一衬底表面，所述沟槽的开口朝向所述衬底表面；

多个栅极组件，埋设于所述有源区的所述沟槽内，其中所述衬底表面包含分别位于所述栅极组件外侧的源区及位于所述栅极组件之间的漏区；

节点接触，设在所述源区上；

位线接触，设在所述漏区上，以与所述半导体存储器的位线相连，且两组所述节点接触通过相邻的所述栅极组件共用所述位线接触；

其中，所述有源区的所述漏区具有一由所述位线接触往内的第一离子植入层，所述有源区的所述源区具有一由所述节点接触往内的第二离子植入层，所述第一离子植入层的第一深度大于所述第二离子植入层的第二深度。

可选地，所述第一离子植入层和所述第二离子植入层的浓度由表面向内递减呈梯度变化，所述第一离子植入层的掺杂浓度高于所述第二离子植入层的掺杂浓度。

可选地，所述第一离子植入层和所述第二离子植入层的掺杂类型均为N型，所述有源区在所述第一离子植入层和所述第二离子植入层之外的底层部位的掺杂类型为P型。

可选地，所述栅极组件凹入所述有源区的深度深于所述第一离子植入层的第一深度并深于所述第二离子植入层的第二深度。

可选地，所述栅极组件由外至内依次包括栅介质层、金属衬垫层及栅电极。

为实现上述目的及其他相关目的，本发明还提供一种半导体存储器的器件结构，包括：

有源区、埋入所述有源区并贯穿所述有源区的字线、及位于所述有源区上的位线；其中，

所述有源区设有至少两个埋入式晶体管；所述埋入式晶体管的栅极组件埋入所述有源区内，与所述字线一体成型；所述埋入式晶体管的源区和漏区分别位于所述栅极组件的外侧与所述栅极组件之间，在所述源区上方用以与电容器相连，在所述漏区上方用以与所述位线相连；且相邻两个所述埋入式晶体管共用一个位线接触；

其中，所述漏区具有一往内植入的第一离子植入层，所述源区具有一往内植入的第二离子植入层，所述第一离子植入层的第一深度大于所述第二离子植入层的第二深度，以提供J形晶体管沟道。

可选地，所述第一离子植入层和所述第二离子植入层的浓度由表面向内递减呈梯度变化，所述第一离子植入层的掺杂浓度高于所述第二离子植入层的掺杂浓度。

可选地，所述第一离子植入层和所述第二离子植入层的掺杂类型均为N型，所述有源区在所述第一离子植入层和所述第二离子植入层之外的底层部位的掺杂类型为P型。

可选地，所述栅极组件凹入所述有源区的深度深于所述第一离子植入层的第一深度并深于所述第二离子植入层的第二深度。

可选地，所述栅极组件由外至内依次包括栅介质层、金属衬垫层及栅电极。

可选地，所述栅极组件表面设有绝缘盖帽层。

进一步可选地，所述绝缘盖帽层覆盖所述栅介质层、所述金属衬垫层及所述栅电极的顶部，所述栅介质层与所述金属衬垫层的顶部持平，所述栅电极的顶部高于所述栅介质层与所述金属衬垫层的顶部，且嵌入所述绝缘盖帽层中。