[发明专利]一种基于SOC的AXI总线接口数据传输系统及传输方法

说明书

技术领域

本发明属于信号处理技术领域，具体涉及一种基于SOC的AXI总线接口数据传输系统及传输方法。

背景技术

AXI(Advanced eXtensible Interface)是一种总线协议，该协议是ARM公司提出的AMBA(Advanced Microcontroller Bus Architecture)3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。它的地址/控制和数据相位是分离的，支持不对齐的数据传输，同时在突发传输中，只需要首地址，同时分离的读写数据通道、并支持显著传输访问和乱序访问，并更加容易就行时序收敛。AXI是AMBA中一个新的高性能协议。AXI技术丰富了现有的AMBA标准内容，满足超高性能和复杂的片上系统(SOC)设计的需求。

Altera和Xilinx公司相继推出基于嵌入式ARM硬核的SOC FPGA处理芯片，其片上总线互联机制就是采用的AXI总线，并且提供了丰富的总线接口来实现FPGA部分与ARM系统进行数据通信。因此开发一种基于SOC的AXI总线接口数据传输系统及传输方法，可以实现FPGA与ARM系统数据交互，达到资源共享的目的。

发明内容

(一)要解决的技术问题

本发明的目的是提出一种基于SOC的AXI总线接口数据传输系统及传输方法，以解决如何实现SOC FPGA的基于AXI总线协议的数据高速交换的技术问题。

(二)技术方案

为解决上述技术问题，本发明提出一种基于SOC的AXI总线接口数据传输系统，该数据传输系统包括AXI读模块、AXI写模块和FIFO；其中，

AXI读模块包括读模块状态机、读模块地址发生器、读模块FIFO读写控制模块和读模块行列计数器；其中，

读模块状态机在电路复位后进入IDLE状态；在视频信号的帧同步上升沿到来时，启动读模块状态机，在读模块状态机的控制下向AXI总线发出读请求，完成握手协议后，将读模块地址发生器产生的地址发送到AXI总线；读模块FIFO读写控制模块将缓存在FIFO中的视频数据流的一个burst长度的数据发送到AXI总线，当收到读应答信号后，完成一次数据的读操作，并通过读模块行列计数器进行计数；当读模块行列计数器达到预设的参数时完成一帧的数据传输，读模块状态机跳转回IDLE状态，等待下一帧数据的读启动；

AXI写模块包括写模块状态机、写模块地址发生器、写模块FIFO读写控制模块和写模块行列计数器；其中，

写模块状态机在电路复位后进入IDLE状态；在视频信号的帧同步上升沿到来时，启动写模块状态机，在写模块状态机的控制下向AXI总线发出写请求，完成握手协议后，将写模块地址发生器产生的目的地址发送到AXI总线；写模块FIFO读写控制模块监测缓存在FIFO里面的数据量，当到达一定阈值后，将缓存在FIFO中的数据流的一个burst长度的数据读出并发送到AXI总线，当收到写应答信号后，完成一次数据的写操作，并通过写模块行列计数器进行计数；当写模块行列计数达到预设的参数时传输完一帧的数据传输，写模块状态机跳转回IDLE状态，等待下一帧数据的写启动。

此外，本发明提出一种基于SOC的AXI总线接口数据传输方法，该数据传输方法采用上述数据传输系统。

进一步地，该数据传输方法中的读操作具体包括：

读模块状态机在电路复位后进入IDLE状态；在视频信号的帧同步上升沿到来时，启动读模块状态机由IDLE状态跳转到地址发送状态，通过读地址通道将读模块地址发生器产生的地址发送到AXI总线；读模块状态机跳转到数据等待状态，在ready和valid信号有效的情况下，如果此时FIFO的缓存空间还能够存下一个burst长度的数据，读模块状态机跳转到下一个读状态，如果此时FIFO的缓存空间不足，则跳转到等待FIFO状态，等待FIFO中的数据被读走后，跳转到下一个读状态继续读取；当读模块行列计数器的列计数到达阈值时，读模块状态机跳转到下一行状态，进行下一行的读取，当读模块行列计数器的行计数到达阈值时，读模块状态机跳转到下一帧状态，完成一帧图像的读取，然后跳转到IDLE状态，等待下一帧的读启动；

当读模块状态机由下一个读状态跳转到地址发送状态的时候，读模块行列计数器的列计数器加一个burst长度的数据量，当由下一个读状态跳转到下一行状态时，读模块行列计数器的行计数器加一，当由下一帧状态跳转到IDLE状态时，读模块行列计数器清零；