[发明专利]半导体装置有效
| 申请号： | 201710824613.0 | 申请日： | 2017-09-14 |
| 公开（公告）号： | CN107888179B | 公开（公告）日： | 2023-07-25 |
| 发明（设计）人： | 田边昭 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | H03K19/017 | 分类号： | H03K19/017;H03K19/0185 |
| 代理公司： | 中国贸促会专利商标事务所有限公司 11038 | 代理人： | 张小稳 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 装置 | ||
本公开涉及半导体装置。现有技术的反向偏置生成电路由于驱动功率降低以降低待机状态下的功耗而导致在操作状态和待机状态之间转变需要较长时间的问题。反向偏置生成电路输出预定电压。预定电压是待机模式下的衬底的反向偏置电压。偏置控制电路当电路块处于操作模式时存储电荷，当电路块从操作模式转变到待机模式时，将所存储的电荷供应给包括在电路块中的MOSFET的衬底，随后将反向偏置生成电路的输出供应给MOSFET的衬底。
相关申请的交叉引用
2016年9月29日提交的日本专利申请No.2016-191234的公开内容(包括说明书、附图和摘要)通过引用整体并入本文。
技术领域
本发明涉及半导体装置。例如，本发明涉及能够控制MOSFET(金属-氧化物-半导体场效应晶体管)的反向偏置电压的半导体装置。
背景技术
已知一种用于控制衬底的反向偏置电压以便根据需要改变MOSFET的阈值电压以减少待机状态下的泄漏电流的技术。
发明内容
然而，用于生成反向偏置电压的现有技术电路的驱动功率降低，以减少待机状态所需的功率。这导致在操作状态和待机状态之间转变需要很长时间的问题。
其它问题和新颖特征将从下面的描述和附图中变得明显。
在本发明的一个方面，偏置控制电路在电路块处于操作模式的同时存储所供应的电荷。当电路块从操作模式转变到待机模式时，偏置控制电路将所存储的电荷供应给包括在电路块中的MOSFET衬底，然后将电压生成电路的输出供应给MOSFET衬底。
本发明的上述方面减少了在操作状态和待机状态之间转变所需的时间。
附图说明
图1是例示根据本发明的第一实施例的半导体装置的构造的图示；
图2是例示根据本发明的第二实施例的半导体装置的构造的图示；
图3A是例示体MOSFET的构造的图示，并且图3B是例示SOI(绝缘体上硅)MOSFET的构造的图示；
图4A是例示体NMOS晶体管的反向偏置电压vsub与阈值电压VTH之间的关系的图示，图4B是例示体PMOS晶体管的反向偏置电压vsub与阈值电压VTH之间的关系的图示，图4C是例示SOI NMOS晶体管的反向偏置电压vsub与阈值电压VTH之间的关系的图示，以及图4D是例示SOI PMOS晶体管的反向偏置电压vsub与阈值电压VTH之间的关系的图示；
图5A是例示SOI NMOS晶体管在关断状态下的源极-漏极泄漏电流Ioff与反向偏置电压vsub之间的示例性关系的图示，以及图5B是例示SOI PMOS晶体管在关断状态下的源极-漏极泄漏电流Ioff与反向偏置电压vsub之间的示例性关系的图示；
图6是例示反向偏置电压控制方法的示例的图示；
图7是例示电路块的操作状态和待机状态下的反向偏置电压控制的示例的图示；
图8是例示VBBGEN(p)中包含的电路的构造的图示；
图9A和图9B是例示VBBGEN(p)的操作的图示；
图10是例示VBBGEN(n)中包含的电路的构造的图示；
图11A和图11B是例示VBBGEN(n)的操作的图示；
图12是例示根据第二实施例的N偏置控制电路和P偏置控制电路的构造的图示；
图13是例示图12所示的电路的操作的时序图；
图14是例示根据本发明的第三实施例的N偏置控制电路的构造的图示；
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710824613.0/2.html，转载请声明来源钻瓜专利网。
- 上一篇：便携式移动医疗终端和医护通信系统
- 下一篇：一种报文转发方法及装置
