[发明专利]制造鳍式场效晶体管的方法及半导体装置

说明书

一种制造鳍式场效晶体管的方法及半导体装置。制造鳍式场效晶体管的方法包含在基板上形成鳍式结构，形成包覆鳍式结构的虚设栅极结构，在鳍式结构上方沉积层间介电(ILD)层，移除虚设栅极结构以暴露鳍式结构的一部分，及对鳍式结构的此部分执行蚀刻制程以减小鳍式结构的此部分的宽度。

技术领域

本发明实施例是有关一种半导体装置；特别是关于一种具有减小宽度的鳍式场效晶体管；及关于一种具有减小宽度的鳍式场效晶体管的制备方法。

背景技术

在半导体集成电路(integrated circuit；IC)工业中，半导体集成电路材料及设计的技术进步已经产生了数代半导体集成电路，其中每一代都具有比上一代更小且更复杂的电路。在半导体集成电路发展的过程中，随着几何尺寸(即，使用制造制程可制造的最小元件(或线路))减小，功能密度(即，单位晶片面积的互连装置的数目)普遍地增加。这种缩小过程通常通过提高生产效率及降低额外成本而提供益处。这种缩小过程亦增大了半导体集成电路处理及制造的复杂性。

鳍式场效晶体管(Fin Field Effect Transistor，FinFET)为可被制造的一类半导体装置。在鳍式场效晶体管中，鳍片形状半导体结构形成于基板上。随后，形成包覆此鳍式结构的栅极装置。另外，在邻近于栅极结构的鳍式结构内，接着形成诸如源极/漏极区的主动区域。栅极装置及邻近的源极/漏极区因而形成具有通道的晶体管，此通道延伸穿过在此栅极下的鳍式结构。理想的鳍式结构具有充足的机械强度以及良好的载流子迁移率的特性。

发明内容

根据本揭露内容的多个实施方式，是提供一种制造鳍式场效晶体管的方法，方法包含在基板上形成鳍式结构。形成包覆鳍式结构的虚设栅极结构。量测鳍式结构的宽度。在鳍式结构上方沉积层间介电(ILD)层。移除虚设栅极结构。对于确定宽度超过预定阈值宽度值做出反应，而对鳍式结构的暴露部分执行蚀刻制程，以减小鳍式结构的暴露部分的宽度。

根据本揭露内容的多个实施方式，是提供一种制造鳍式场效晶体管的方法，方法包含在基板上形成鳍式结构。形成包覆鳍式结构的虚设栅极结构。在鳍式结构上方沉积层间介电(ILD)层。移除虚设栅极结构以暴露鳍式结构的部分。以及对鳍式结构的部分执行移除制程以减小鳍式结构的部分的宽度。

根据本揭露内容的多个实施方式，是提供一种半导体装置，包含基板，设置在基板上的鳍式结构，鳍式结构具有第一宽度。半导体装置还包含栅极结构，包覆鳍式结构。在栅极结构的第一边缘与栅极结构的第二边缘之间的鳍式结构的一部分具有小于第一宽度的第二宽度。

为使本揭露内容的上述及其他目的、特征和优点更明显易懂，下文特举出较佳实施例，并配合所附附图详细说明如下。

附图说明

当结合附图阅读时，从以下详细描述中可以更好地理解本揭露的各个方面。应注意，依据工业中的标凖实务，多个特征并未按比例绘制。实际上，多个特征的尺寸可任意增大或缩小，以便使论述明晰。

图1A、图1B、图1C、图1D、图1E及图1F为用于形成具有减小宽度的鳍式场效晶体管装置的说明性制程的示意图，是根据本揭露内容所述原理的一实例；

图2为具有减小宽度的鳍式场效晶体管装置的各特征的示意图，是根据本揭露内容所述原理的一实例；

图3为用于形成具有减小宽度的鳍式场效晶体管装置的流程图，是根据本揭露内容所述原理的一实例；

图4为鳍片宽度分布示意图，是根据本揭露内容所述原理的一实例；

图5A及图5B为包括氧化制程的鳍片修整制程的示意图，是根据本揭露内容所述原理的一实例；

图6A及图6B为多个鳍式结构的俯视示意图，是根据本揭露内容所述原理的一实例；