[发明专利]在三栅极(FINFET)工艺上集成多个栅极电介质晶体管的方法

说明书

描述了具有不同栅极结构并且形成于单个集成电路上的两种或更多类型的基于鳍状物的晶体管。至少通过(多个)栅极电介质层的厚度或成分或者栅极电极中的(多个)功函数金属层的成分来区分每种类型的晶体管的栅极结构。还提供了用于制造具有至少两种不同类型的基于鳍状物的晶体管的集成电路的方法，其中通过(多个)栅极电介质层的厚度和成分和/或栅极电极中的功函数金属的厚度和成分来区分所述晶体管类型。

本申请为分案申请，其原申请是2014年8月27日进入中国国家阶段、国际申请日为2011年12月28日的国际专利申请PCT/US2011/067681，该原申请的中国国家申请号是201180076461.1，发明名称为“在三栅极(FINFET)工艺上集成多个栅极电介质晶体管的方法”。

技术领域

本发明总体涉及半导体器件、半导体逻辑器件、和晶体管的制造。具体而言，本发明的实施例涉及用于在同一芯片上制造具有不同栅极结构的多个基于鳍状物的器件的工艺。

背景技术

对于不断缩小的集成电路(IC)的期望对用于构造器件的技术和材料提出了极大的要求。IC芯片的部件包括诸如CMOS(互补金属氧化物半导体)器件之类的固态逻辑器件(晶体管)。最近开发的基于鳍状物的晶体管使能对应较小器件占用空间的提高的性能。不同的晶体管应用具有不同的结构和性能要求，例如，高速逻辑操作、低功率使用、高电压输入输出(I/O)、以及超高电压。需要新工艺来使能单个芯片上的多种类型的新的基于鳍状物的晶体管的制造。

附图说明

图1A-1D示出双栅极晶体管的实施例，其中每个晶体管具有不同的栅极堆叠体构造。

图2A-2B示出三栅极晶体管的实施例，其中每个晶体管具有不同的栅极堆叠体构造。

图3A-3B示出四栅极晶体管的实施例，其中每个晶体管具有不同的栅极堆叠体构造。

图4A-4I示出用于形成具有包含不同栅极堆叠体构造的多个晶体管的单个IC的方法。

图5A-5I示出用于形成具有包含不同栅极堆叠体构造的多个晶体管的单个IC的附加的方法。

图6A-6G示出用于形成具有包含不同栅极堆叠体构造的多个晶体管的单个IC的附加的方法。

图7A-7E示出用于形成具有包含不同栅极堆叠体构造的多个晶体管的单个IC的附加的方法。

图8示出根据本发明的一个实施例的计算设备。

具体实施方式

描述了包括两个或更多具有不同类型的栅极结构的基于鳍状物的场效应晶体管的集成电路(IC)结构，并且还描述了用于在单个芯片上形成不同类型的晶体管的方法。为提供对本发明的深入理解，已经针对具体细节对本发明进行了描述。本领域内的技术人员将领会到，可以在没有这些具体细节的情况下实践本发明。在其它实例中，为了不非必要地使本发明难以理解，没有具体描述公知的半导体工艺和设备。另外，附图中所示的各种实施例是说明性的表示，并且不必按比例绘制。

本发明的实施例提供容纳具有不同类型的栅极结构的多个基于鳍状物的晶体管的集成电路，以及用于在单个电路上制造这些不同类型的器件的方法。形成具有多个晶体管类型的IC可以解决不同的电路要求，例如，诸如高速逻辑操作、低功率使用、高电压输入输出(I/O)、以及超高电压，其是对片上系统(SOC)集成电路的部件所期望的属性。片上系统器件将诸如处理器核、模拟功能、以及混合的信号模块之类的多种电路功能集成到单个集成电路芯片上。本发明的实施例提供具有包含不同类型的栅极结构的晶体管的IC，每个栅极结构包括一个或两个高k材料栅极电介质层、氧化物(SiO₂)层、一个或两个功函数金属层、填充金属、以及它们的组合。具有不同栅极结构的晶体管能够提供跨越大范围的操作速度、泄漏特性、以及高电压容差的性能特性。还公开了形成包括具有不同栅极结构的晶体管的电路的方法。