[发明专利]集成的物理不可克隆功能设备及其制造方法

权利要求书

1.一种集成电路，包括：

域，其包括物理不可克隆功能设备，所述物理不可克隆功能设备包括呈现相应的阈值电压的随机分布的MOS晶体管集合；

第一耦合链接，其经由公共节点将所述MOS晶体管集合中的一组N个第一晶体管和所述MOS晶体管集合中的第二晶体管耦合；

第二耦合链接，其在所述公共节点与所述物理不可克隆功能设备的输出节点之间，其中所述第一耦合链接被配置为：

当所述域被供电时并且当所述第一耦合链接处于第一状态时，生成主电流并且将所述主电流分布在所述一组N个第一晶体管中，以便针对每个第一晶体管生成第一平均栅源电压；

通过所述第一平均栅源电压对所述第二晶体管的栅极进行偏置；以及

向所述公共节点递送参考电流，其中所述参考电流等于对应于所述主电流的1/N的基础电流，并且其中所述第二耦合链接被配置为向所述输出节点递送输出信号，所述输出信号取决于所述参考电流与穿过所述第二晶体管的电流之间的比较。

2.根据权利要求1所述的集成电路，其中所述第一耦合链接还被配置为：

当所述域被供电时并且当所述第一耦合链接处于第二状态时，生成由所述主电流和辅助电流的叠加而造成的第一叠加电流；

当所述域被供电时并且当所述第一耦合链接处于第二状态时，生成由所述主电流和相反的辅助电流的叠加而造成的第二叠加电流，其中生成所述第一叠加电流和所述第二叠加电流将所述第一叠加电流和所述第二叠加电流分布在所述一组N个第一晶体管中，以便生成针对每个第一晶体管的第二平均栅源电压；

通过所述第二平均栅源电压对所述第二晶体管的所述栅极进行偏置；以及

向所述公共节点递送等于所述基础电流的所述参考电流。

3.根据权利要求2所述的集成电路，其中所述第一耦合链接还包括可控制的辅助电流源，所述可控制的辅助电流源被配置为生成所述辅助电流或所述相反的辅助电流。

4.根据权利要求3所述的集成电路，其中所述可控制的辅助电流源被耦合到所述一组N个第一晶体管的栅极。

5.根据权利要求1所述的集成电路，其中所述第一耦合链接还被配置为：

当所述域被供电时并且当所述第一耦合链接处于第三状态时，生成所述主电流；

将所述主电流分布在所述一组N个第一晶体管中，以便生成针对每个第一晶体管的所述第一平均栅源电压；

通过所述第一平均栅源电压对所述第二晶体管的所述栅极进行偏置；以及

向所述公共节点递送所述参考电流，所述参考电流包括由所述基础电流和辅助电流的叠加而造成的第一电流，所述参考电流还包括由所述基础电流和相反的辅助电流的叠加而造成的第二电流。

6.根据权利要求5所述的集成电路，其中所述物理不可克隆功能设备包括：

控制电路，其被配置为将所述第一耦合链接置于第二状态或第三状态；以及

处理器，其被配置为分析与所述辅助电流相关联的所述输出信号以及与所述相反的辅助电流相关联的所述输出信号，并且如果响应于分别与关联于所述辅助电流的所述输出信号以及关联于所述相反的辅助电流的所述输出信号相关联的数字码的比特的逻辑值之间的不一致，管理所述数字码的所述比特。

7.根据权利要求6所述的集成电路，其中所述控制电路被配置为：

在所述域的第一上电期间，将所述第一耦合链接置于所述第二状态或所述第三状态；以及

在所述第一耦合链接处于所述第二状态或所述第三状态之后并且在后续上电期间，将所述第一耦合链接置于所述第一状态，其中在所述第一上电期间管理所述数字码的所述比特对于所述后续上电是有效的。

8.根据权利要求6所述的集成电路，其中所述处理器被配置为：通过忽视所述数字码的所述比特、固定针对所述数字码的所述比特的任意逻辑值或其组合，来管理所述数字码的所述比特。