[发明专利]集成的物理不可克隆功能设备及其制造方法

说明书

本公开的实施例涉及集成的物理不可克隆功能设备及其制造方法。一种用于物理不可克隆功能的集成设备基于呈现阈值电压的随机分布的MOS晶体管集合，这例如起因于通过多晶硅层的注入，阈值电压由呈现不可预测的特征的掺杂物的横向注入而获得。特定数目的这些晶体管形成一组量规晶体管，其将使得定义平均栅源电压成为可能，这使得对这些晶体管的某些其他晶体管的栅极进行偏置成为可能(其将被用于定义由功能生成的唯一码的各个比特)。因此，所有这些晶体管呈现漏源电流的随机分布，并且与数字码的比特相关联的晶体管的每个漏源电流与对应于该分布的平均的参考电流的比较使得定义该比特为逻辑值0或1成为可能。

相关申请的交叉引用

本申请要求于2017年3月22日提交的法国申请第1752336号的优先权，申请通过引用并入本文。

技术领域

本公开总体上涉及物理不可克隆功能，并且在特定实施例中，涉及集成的物理不可克隆功能设备及其制造方法。

背景技术

物理不可克隆功能使得自动地生成不可预测的唯一码成为可能，其取决于物理不可克隆功能的随机或部分随机物理特性。可以由物理可克隆功能的制造期间的振动引起这些物理特性。

因此，克隆这样的功能是非常困难的或者实际上不可能的。

此外，与从一个物理不可克隆功能到另一物理不可克隆功能不同，所生成的代码的内容是唯一的、不能被预见，并且可以例如取决于当将功能上电时的分量的特定配置。因此，例如，可以通过在上电期间呈现取决于存储器的部分随机物理特性的内容的非易失性存储器来实现物理不可克隆功能，制造中的这些变化导致针对各种存储器的不同的物理特性。

目前，可以例如借助于随机访问存储器或非易失性存储器或者环形振荡器或者特定逻辑电路来实现物理不可克隆功能。

然而，在某些情况下，现有技术的这些设备在集成电路内或多或少是可容易检测的，或者关于温度或老化的修改不是非常鲁棒的，或者对于故障注入攻击是敏感的。

因此，存在提出一种对于检测困难同时关于温度变化或老化变化足够鲁棒并且对于利用现有的CMOS技术实现简单的物理不可克隆功能结构的需要。

发明内容

根据实施例，提出了一种基于呈现阈值电压的随机分布的MOS晶体管集合的物理不可克隆功能的集成设备，这例如起因于通过多晶硅层的注入，阈值电压由呈现不可预测特性的掺杂物的横向注入而获得。特定数目的这些晶体管然后被用作一组“量规”晶体管，其使得定义平均(即，平均值)栅源电压成为可能，这使得对这些晶体管中的某些其他晶体管的栅极进行偏置成为可能(其定义被用于由功能生成的唯一码的各个比特)。因此，所有这些晶体管呈现漏源电流的随机分布，并且与数字码的比特相关联的晶体管的每个漏源电流与对应于该分布的平均的参考电流的比较使得定义该比特为逻辑值0或1成为可能。

因此，根据一个实施例，提出了一种集成电路，其包括至少一个域，该域包括物理不可克隆功能设备。

该物理不可克隆功能器件包括：MOS晶体管集合，其呈现相应的阈值的随机分布；第一耦合链路，其经由至少一个公共节点将集合的一组N个第一晶体管和集合的至少一个第二晶体管耦合；以及第二耦合链路，其在每个公共节点与所述功能的对应的输出节点之间。

一组N个第一晶体管形成一组“量规”晶体管，其使得定义平均栅源电压成为可能，这使得对所述集合的每个第二晶体管进行偏置成为可能。

每个第二晶体管与输出信号相关联，输出信号的值将使得定义由物理不可克隆功能递送的唯一数字码的比特的逻辑值成为可能，例如在集成电路的所述域的上电期间。

实施例完美地适用于单个第二晶体管；然而通常，第二晶体管的数目是更高的，这是因为其定义由功能递送的代码的比特数。并且当该代码有利地被用作密钥时，优选该比特数是大的，至少大于10(例如，32或64)。