[发明专利]一种低功耗双列直插式存储器及其增强驱动方法

权利要求书

1.一种低功耗双列直插式存储器，其特征在于，所述存储器为可插拔双列直插式结构，兼容DDR内存接口，所述存储器基于低功耗内存芯片的DDR4SO-DIMM接口以信号完整性和电源完整性为原则做如下引脚分配：

所述存储器的电源引脚和接地引脚通过对所述DDR4SO-DIMM接口的数据线、控制线和地址线的两端从新分配得到，使布线时数据线、控制线、地址线通过电源引脚和接地引脚隔离；

所述存储器的电源引脚和接地引脚按一定的比例进行分配。

2.如权利要求1所述的存储器，其特征在于，所述电源引脚包括第一电源引脚、第二电源引脚、第三电源引脚。

3.如权利要求1所述的存储器，其特征在于，所述存储器的容量与所述低功耗内存芯片的片选引脚数量具有对应关系。

4.如权利要求1所述的存储器，其特征在于，所述存储器的PCB端引脚通过对所述DDR4SO-DIMM接口的控制线、地址线以及I/O口上拉得到，且端接电压通过参考电压进行分压得到。

5.如权利要求4所述的存储器，其特征在于，所述端接电压通过分压电路对参考电压进行分压得到，所述分压电路包括：

电阻R110、电阻R111、电容C276、电容C277、电容C278；

其中，所述电阻R111、所述电容C276、所述电容C277、所述电容C278并联，并联后的一公共端接地，另一公共端为所述端接电压的输出端与所述电阻R110的一端连接，所述电阻R110的另一端连接参考电压。

6.如权利要求1所述的存储器，其特征在于，所述存储器的时钟引脚通过包地信号线传输时钟信号。

7.如权利要求1所述的存储器，其特征在于，复用的控制线/地址线分配后对应的所述存储器引脚与主板连接的走线长度大于数据线长度。

8.一种基于如权利要求1至3任一项所述的低功耗双列直插式存储器的增强驱动方法，其特征在于，所述方法包括下述步骤：

分别在平台和低功耗双列直插式存储器的PCB板上将控制线、地址线以及I/O口进行上拉处理，且通过对参考电压进行分压得到端接电压。

9.如权利要求8所述的方法，其特征在于，所述方法还包括：

将所述存储器的时钟引脚通过包地信号线传输时钟信号。

10.如权利要求8所述的方法，其特征在于，所述方法还包括：

设置复用的控制线/地址线分配后对应的所述存储器引脚与主板连接的走线长度大于数据线长度。