[发明专利]一种低功耗双列直插式存储器及其增强驱动方法

说明书

技术领域

本发明属于电子领域，尤其涉及一种低功耗双列直插式存储器及其增强驱动方法。

背景技术

随着PC、手机等消费类电子产品集成度越来越高，并且向着小型化的方向不断迈进，消费者对各类3C产品中的内存模块提出了更大的容量、更低的功耗以及满足即插即用随时更换的需求。然而内存从DRAM(Dynamic Random Access Memory，移动动态随机存取存储器)发展到如今主流的DDR3、DDR4、LPDDR3以及LPDDR4，却依然没有一种统一的接口规范来对内存进行随时更换随时升级。

目前为止像PC等消费类电子产品的内存模块JEDEC已定义了DDR3 SO-DIMM(Small Outline Dual In-line Memory Module：小外形双列内存模组)以及DDR4 SO-DIMM的接口规范，且有标准的SPD(Serial Presence Detect，模组存在的串行检测)进行支持，而针对低功耗系列的Mobile DRAM系列却未有相应的内存模组接口规范支持，且只定义了SPD信息。无法实现低功耗存储设备的兼容性，以及在主控支持的前提下满足大容量、即插即用的升级需求。

发明内容

本发明实施例的目的在于提供一种低功耗双列直插式存储器，旨在解决现有内存接口规范不统一导致，无法实现低功耗存储设备的兼容性，以及在主控支持的前提下满足大容量、即插即用的升级需求的问题。

本发明实施例是这样实现的，一种低功耗双列直插式存储器，所述存储器为可插拔双列直插式结构，兼容DDR内存接口，所述存储器基于低功耗内存芯片的DDR4SO-DIMM接口以信号完整性和电源完整性为原则做如下引脚分配：

所述存储器的电源引脚和接地引脚通过对所述DDR4 SO-DIMM接口的数据线、控制线和地址线的两端从新分配得到，使布线时数据线、控制线、地址线通过电源引脚和接地引脚隔离；

所述存储器的电源引脚和接地引脚按一定的比例进行分配。

本发明实施例的另一目的在于提供一种基于上述的低功耗双列直插式存储器的增强驱动方法，其特征在于，所述方法包括下述步骤：

分别在平台和低功耗双列直插式存储器的PCB板上将控制线、地址线以及I/O口进行上拉处理，且通过对参考电压进行分压得到端接电压。

本发明实施例中的LDM利用了现有的笔记本内存接口规格DDR4 SO-DIMM(260pin)，将LPDDR2/3/4定义在此接口规范上，实现了当前用户对内存应具有的低功耗、大容量以及即插即用的需求。

附图说明

图1为本发明实施例提供的低功耗双列直插式存储器的结构图；

图2为本发明实施例提供的低功耗双列直插式存储器的控制线、地址线以及I/O口的上拉结构示意图；

图3为本发明实施例提供的低功耗双列直插式存储器的数据线的上拉结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

本发明实施例利用了现有的笔记本内存接口规格DDR4 SO-DIMM(260pin)，将LPDDR2/3/4定义在此接口规范上，实现低功耗、大容量以及即插即用的需求。

图1示出了本发明实施例提供的低功耗双列直插式存储器的结构，为了便于说明，仅示出了与本发明相关的部分。

作为本发明一实施例，该低功耗双列直插式存储器(LDM，Low Power Dual-Inline-Memory-Modules)为可插拔双列直插式结构，兼容DDR内存接口，存储器基于低功耗内存芯片(LPDDR系列)的DDR4 SO-DIMM接口，以信号完整性和电源完整性为原则做如下引脚分配：

存储器的电源引脚和接地引脚通过对DDR4 SO-DIMM接口的数据线(DQn，n为自然数代表序号)、控制线和地址线(CAn，n为自然数代表序号)的两端从新分配得到，使布线时数据线、控制线、地址线通过电源引脚和接地引脚隔离，从而保证信号的完整性；

存储器的电源引脚和接地引脚按一定的比例进行分配，以保证存储器电源的完整性。

在本发明实施例中，基于低功耗内存芯片(LPDDR系列)的DDR4 SO-DIMM接口进行设计，设计参数如表1所示：