[发明专利]PCB的结构及设计方法

说明书

本公开提供了一种PCB的结构，包括：已用管脚，用于实现电路设计所需的功能，从而根据需要配置成不同模式；未用管脚，为在实现电路功能过程中没有用到的管脚；铜线通道，设置于芯片所在层，用于将芯片内部管脚引出，从而连接预定电平网络，其中，铜线通道覆盖已用管脚中芯片内部管脚，以及在预定电平网络铜线通道规划路径上的未用管脚。采用本公开优化的PCB设计方法配置I/O，能降低PCB层数，并增强载流能力。

技术领域

本公开涉及电子电气应用领域，尤其涉及一种PCB的结构及设计方法。

背景技术

现今阶段，电子设备里普遍用到可编程的逻辑器件，比如单片机，DSP、FPGA、CPLD，其I/O管脚可以根据需要配置成不同模式，比如下拉，下拉等等，而有些设备外接设备较少，很多I/O管脚并没有用到，由于这类芯片大多是GBA封装(球栅阵列封装)，引脚分布很密(SOP、QFN、PLCC同样适用)，需要多个线路层将所需的网络和电源、地引出，但是由于所用I/O管脚不多，所以每个电路层利用率不高，那么从PCB角度来看，这样的PCB是设计不合理的。

图1为可编程的逻辑器件芯片的管脚结构示意图，如图1所示，芯片外围的管脚，可以用芯片所在层的铜线引出，但是图1中其余内部管脚由于外围管脚引出已占用了铜线通道，故无法用芯片所在层的铜线引出，需要打孔将无法用芯片所在层的铜线引出的管脚连接内部铜线层引出，这样铜线层数便会增多。图2所示是现有的PCB设计，如图2所示，可见PCB芯片所在层具有大面积铜线通道，但并没有有效地将该铜线通道网络引出，因为铜线通道需要避让非铜线通道网络的管脚，这导致铜线通道的有效通道并不宽，导致载流能力差，无法满足芯片功耗需求，所以还需要将该网络通过过孔连接内部铜线通道，将此网络引出，因此必须增加PCB层数。

公开内容

(一)要解决的技术问题

本公开提供了一种PCB的结构及设计方法，以至少部分解决以上所提出的技术问题。

(二)技术方案

根据本公开的一个方面，提供了一种PCB的结构，包括：未用管脚；已用管脚，包括：芯片外围管脚，所述芯片外围管脚可直接用芯片所在层的铜线引出，芯片内部管脚，所述芯片内部管脚需要通过铜线通道引出；铜线通道，设置于芯片所在层，用于将芯片内部管脚引出，从而连接预定电平网络，其中，铜线通道覆盖已用管脚中芯片内部管脚，以及在预定电平网络铜线通道规划路径上的未用管脚；其中，所述已用管脚为用于实现电路设计所需的功能而配置成不同模式的管脚，所述未用管脚为在实现电路设计所需的功能中未用到的管脚。

在本公开一些实施例中，所述铜线通道规划路径上的未用管脚与预定电平网络的连接不影响芯片/器件的功能/电气特性。

在本公开一些实施例中，所述的预定电平网络为电平固定不变的网络。

在本公开一些实施例中，所述的预定电平网络为电源或地网络。

在本公开一些实施例中，所述规划路径上的未用管脚为可编程的，其连接的预定电平网络的电压不能超过未用管脚设定的电压。

根据本公开的另一个方面，提供了一种PCB的设计方法，包括：根据已用管脚配置的需要规划好预定电平网络引出方向；根据芯片的功能和要求，确定未使用管脚的配置或映射；将铜线通道规划路径上的未用管脚根据电源或地的分布，连接到预定电平网络，从而配置成其相应的预定电平。

在本公开一些实施例中，所述规划路径上的未用管脚为可编程的，其连接的预定电平网络的电压不能超过未用管脚设定的电压，并且其连接的网络的改变不会改变芯片/器件的功能/电气特性。

在本公开一些实施例中，所述预定电平网络的电平是固定不变的。

在本公开一些实施例中，所述预定电平网络为电源或地网络。