[发明专利]一种磁性随机存储器单元阵列及周边电路连线的制造方法在审
申请号: | 201710858219.9 | 申请日: | 2017-09-21 |
公开(公告)号: | CN109545958A | 公开(公告)日: | 2019-03-29 |
发明(设计)人: | 郭一民;张云森;肖荣福;陈峻 | 申请(专利权)人: | 上海磁宇信息科技有限公司 |
主分类号: | H01L43/12 | 分类号: | H01L43/12;H01L43/02;H01L27/22 |
代理公司: | 上海容慧专利代理事务所(普通合伙) 31287 | 代理人: | 于晓菁 |
地址: | 201800 上海*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 底电极 通孔 制作 磁性随机存储器 磁性隧道结结构 表面抛光 单元阵列 周边电路 接触层 铜金属 基底 连线 磁性隧道结 存储单元 电学性能 接触材料 金属连线 逻辑单元 直接制作 顶电极 多层膜 金属铜 铜表面 铜扩散 铜通孔 铜污染 制造 粗糙 生长 优化 | ||
1.一种磁性随机存储器单元阵列及周边电路连线的制造方法,其特征在于,包括如下步骤:
步骤1:提供表面抛光的带金属铜通孔的CMOS基底,并在所述基底上制作底电极接触;
步骤2:在所述底电极接触上制作磁性隧道结结构单元;
步骤3:在所述磁性隧道结结构单元上制作顶电极通孔和实现逻辑单元/存储单元相连接的金属连线。
2.根据权利要求1所述的一种磁性随机存储器单元阵列及周边电路连线的制造方法,其特征在于,所述步骤1包括如下细分步骤:
步骤1.1:在所述基底上沉积底电极接触电介质;
步骤1.2:图形化定义底电极接触图案,并使所述底电极接触图案与所述金属铜通孔对齐,刻蚀形成底电极接触孔,刻蚀之后除去残留的杂质;
步骤1.3:在所述底电极接触孔内填充底电极接触金属,平坦化所述底电极接触金属的顶部直到与所述底电极接触电介质顶部齐平。
3.根据权利要求2所述的一种磁性随机存储器单元阵列及周边电路连线的制造方法,其特征在于,所述底电极接触电介质为SiO2、SiON或低介电常数电介质,所述低介电常数电介质是指介电常数低于SiO2的材料。
4.根据权利要求2所述的一种磁性随机存储器单元阵列及周边电路连线的制造方法,其特征在于,所述底电极接触电介质厚度为20nm~80nm。
5.根据权利要求2所述的一种磁性随机存储器单元阵列及周边电路连线的制造方法,其特征在于,沉积所述底电极接触电介质采用化学气相沉积、物理气相沉积、原子层沉积或离子束沉积之中的一种方式实现。
6.根据权利要求2所述的一种磁性随机存储器单元阵列及周边电路连线的制造方法,其特征在于,沉积所述底电极接触电介质之前,先沉积一层刻蚀阻挡层,刻蚀阻挡层的材料为SiN、SiC或SiCN。
7.根据权利要求2所述的一种磁性随机存储器单元阵列及周边电路连线的制造方法,其特征在于,所述刻蚀采用反应离子刻蚀工艺实现,采用C4F8或CF4作为主要刻蚀气体。
8.根据权利要求2所述的一种磁性随机存储器单元阵列及周边电路连线的制造方法,其特征在于,所述底电极接触金属为Ta、TaN、Ti、TiN、W或WN。
9.根据权利要求2所述的一种磁性随机存储器单元阵列及周边电路连线的制造方法,其特征在于,填充所述底电极接触金属选用物理气相沉积、化学气相沉积、原子层沉积或离子束沉积之中的一种。
10.根据权利要求2所述的一种磁性随机存储器单元阵列及周边电路连线的制造方法,其特征在于,所述底电极接触金属选用W或WN,在沉积W或WN之前,先沉积一层Ti/TiN作为扩散阻挡层,并在沉积W或WN之后,沉积一层Ta或TaN作为刻蚀用的硬掩模层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海磁宇信息科技有限公司,未经上海磁宇信息科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710858219.9/1.html,转载请声明来源钻瓜专利网。